樹脂封止実装時の残留応力に起因した nMOSFET の DC 特性値変動評価と電子移動度モデルに関する検討

小金丸正明[†] 池田 御^{††} 宮崎 則幸^{††} 友景 肇^{†††}

Evaluation of DC Characteristics Shifts in Resin-Molded nMOSFETs and Examination of Electron Mobility Model for Stress Effects

Masaaki KOGANEMARU[†], Toru IKEDA^{††}, Noriyuki MIYAZAKI^{††}, and Hajime TOMOKAGE^{†††}

あらまし 本研究では,樹脂封止実装時の残留応力に起因した nMOSFET の DC 特性値変動を計測し, nMOSFET の 1 軸応力感度及び樹脂封止実装時の残留応力値を用いてその特性値変動を評価した.その際,4 点曲げ試験により得られた nMOSFET の応力感度において,nMOSFET の微細構造に起因した応力分布の影 響及び寄生抵抗の影響について検討した.その結果,本研究で用いた nMOSFET において測定された応力感度 におけるゲート長さ依存性は,ゲート長さが異なる各 nMOSFET のゲート電圧・ドレーン電流特性における寄 生抵抗の影響度を反映していることが分かった.樹脂封止実装時の残留応力は,ピエゾ抵抗ゲージによる計測と 有限要素法線形熱弾性解析を組み合わせた手法によって評価した.QFP 樹脂封止実装時における nMOSFET の DC 特性値変動を測定した結果,ドレーン電流の減少が計測され,顕著なしきい値電圧の変化は計測されな かった.また,1 軸負荷の場合と同様に,実測された相互コンダクタンスの変化率にはゲート長さ依存性が見ら れた.これらの測定結果は,nMOSFET の応力感度測定結果及び QFP の残留応力評価結果から,ピエゾ効果モ デルの関係を用いて見積もることができた.更に,応力効果を考慮した電子移動度モデルとして,Si 伝導帯エネ ルギーの変化による電子存在確率の変化を電子移動度変化に対応させたモデルについて,実験結果との比較によ りその妥当性を検証した.その結果,電子存在確率の変化のみならず,応力による電子散乱確率の変化も考慮す る必要があることが示唆された.

キーワード 樹脂封止,残留応力,nMOSFET,寄生抵抗,電子移動度

1. まえがき

論

<u>र</u>

電子機器における実装工程とは,材料特性が著しく 異なる素材の接着・接合工程であり,それゆえに生じる 変形や残留応力がしばしば製品の信頼性にかかわる問 題を引き起こす.半導体デバイスの樹脂封止工程では, 主に構成素材の線膨張係数差に起因して半導体チップ

 [†] 福岡県工業技術センター機械電子研究所,北九州市 Mechanics & Electronics Research Institute, Fukuoka Industrial Technology Center, 3-6-1 Norimatsu, Yahatanishi-ku, Kitakyushu-shi, 807-0831 Japan
 ^{††} 京都大学大学院工学研究科,京都市 Department of Mechanical Engineering and Science, Graduate School of Engineering, Kyoto Univ., Yoshida-Honmachi, Sakyo-ku, Kyoto-shi, 606-8501 Japan
 ^{†††} 福岡大学工学部電子情報工学科,福岡市 Department of Electronics Engineering and Computer

Department of Electronics Engineering and Computer Science, Fukuoka Univ., 8–19–1 Nanakuma, Jonan-ku, Fukuoka-shi, 814–0180 Japan に大きな残留応力が発生することが知られている[1]. また,高密度実装構造として主流となりつつあるフ リップチップ実装においても,信頼性の観点から無視 できない程度の残留応力が半導体チップ上に発生する ことが明らかになってきた [2]. すなわち, 半導体チッ プ上に生じたこれらの残留応力は半導体デバイスの動 作特性を変動させるため,電子機器製品に不具合を生 じさせる原因となる.また,近年研究開発が活発に行 われている 'ひずみ' Si デバイスにおいては , デバイス のプロセス時に意図的に加えたひずみによってもたら される動作性能の向上が,実装時の残留応力によって 相殺されてしまうことも考えられる.このような問題 に対応するには,実装工程で半導体チップに発生する 残留応力を適切に見積もり,残留応力による半導体デ バイスの電気特性値変動を評価しておく必要がある. バルク Si の応力(ひずみ)に対する電気特性の変動

は、古くからピエゾ効果として知られている[3].ま た上述のような関心から,nMOSFET(n-type Metal Oxide Semiconductor Field Effect Transistor)のピ エゾ効果についても,曲げ負荷試験により多数の実験 結果が示されている[4]~[12].そしてこれらの結果は いずれも,nMOSFETのピエゾ効果がバルクSiのピ エゾ効果と定性的に一致することを示すものである. 一方,定量的には計測するnMOSFETによって応力 に対する応答(感度)が異なっており,その影響因子 はいまだ明確ではない.したがって,定量的な評価が 行える評価モデルの確立と,それに必要な応力感度に 影響を及ぼす因子の詳細な検討が課題として残されて いる.

本研究では,実際の樹脂封止実装工程によって生じ る残留応力に起因した nMOSFET の電気特性値変動 評価を目的とした、曲げ負荷試験を用いた特性変動評 価に比較して,実装工程における特性変動評価に関す る報告は少ない.これまで,樹脂封止[13],[14],バン プ形成 [15], チップスタック型マルチチップ実装 [16] に起因した電気特性値変動が計測されており,特性値 変動量が負荷応力(ひずみ)を用いて評価されている. しかしいずれも,特性値変動量と負荷応力(ひずみ) を結び付ける際に MOS デバイスの構造の違い等は検 討・考慮されておらず,定量的な評価モデルを確立す る上での情報提供及び検討が十分になされているとは いいがたい.図1には,バルクSiからMOSデバイ スの形成,パッケージングまでの間に電気特性に影響 を与える因子の概要を,キャリヤ移動度の変化という 観点で示している.図1から分かるように,最終的な パッケージにおけるデバイスの電気特性は,各工程, 種々の要因で変動する.したがって,電気特性値変動 評価を実施する際には,どのような応力状態で,どの 工程のどのような影響を含んだ特性変動であるのかを 理解しておく必要がある.

筆者らはこれまで,樹脂封止により半導体チップ上 に生じる残留応力の簡易評価手法の提案を行ってき た[17].また,4点曲げ負荷試験を用いた nMOSFET の DC 特性値変動評価を行ってきた[12].本研究で はこれらの結果を踏まえ,実際の樹脂封止実装工程 によって生じる残留応力に起因した nMOSFET の電 気特性値変動を評価した.すなわち,4点曲げ負荷 試験により DC 特性値の応力感度が計測されている nMOSFET を,半導体(Si)チップ上に生じる残留応 力が評価されている樹脂封止工程で実装(QFP:Quad



図 1 実装工程で電子移動度に影響を与える因子 Fig. 1 Influence factors to electron mobility during process of electronic package.

Flat Package)し,樹脂封止に起因した nMOSFET のDC 特性値変動を評価した.その際,応力感度に影 響を及ぼす因子として nMOSFET の微細構造に起因 した応力分布の影響,及び寄生抵抗の影響に関して検 討を行った.また,QFP での計測結果を4点曲げ試 験により得られた応力感度と残留応力評価結果を用い て評価した.

更に本研究では,得られた実験結果との比較により 応力(ひずみ)効果をデバイスシミュレーションで取り 扱うための電子移動度モデルの検証を行った.デバイ スシミュレーションでは MOS デバイスの形状やドー パント濃度等が変更可能なパラメータとして扱えるの で,多種多様な実際のデバイスを評価する上で非常に 実用的かつ有効な評価手法であると考えられる.また, デバイスの応力に対する応答を定量的に左右する影響 因子の解明にも役立つはずである、しかしながら現状 では,応力に起因した MOS デバイスの電気特性値変 動をデバイスシミュレーションにより評価した例は非 常に少なく、そのシミュレーションモデルが妥当なも のであるか,実験結果との比較によって検証されてい るとはいいがたい.そこで本研究では,ひずみの効果 を伝導バレーにおける電子存在確率の変化と対応させ て取り扱う電子移動度モデル [18] について,本実験結 果との比較により検証を行った.前報[12]では4点曲 げ負荷(1軸負荷)との比較による検証を行い,既存 の電子移動度モデルに新たに1軸負荷により生じるせ ん断応力の効果を考慮することによって,実験で得ら れた特性値変動における1軸負荷方向に対する電流方 向依存性を評価できることを示した.本論文の実験結

果では,3.に示す残留応力評価結果より nMOSFET に生じる(公称)せん断応力がゼロとみなせるため, せん断応力の影響を議論する必要がない.そこで,伝 導バレーにおける相対的な電子存在確率の変化のみが 考慮された電子移動度モデルについて,その妥当性の 検証を実験結果との比較により行った.

本論文では,まず QFP の樹脂封止工程における nMOSFET の特性値変動の評価結果を示し,次に実 験結果と比較することにより応力効果を考慮した電子 移動度モデルを検証する.

2. nMOSFET の応力感度

2.1 nMOSFET 試験デバイス

本研究では, DC 特性値変動を評価する試験デバイ スとして, ゲート長さが異なる 4 種類の nMOSFET を用いた.すなわち, nMOSFET のゲート長さ: L(μ m)はL = 24, 12, 6, 0.8 の 4 通りであり, ゲート 幅:Wはいずれも 24μ m である.なお以後の記述で は, nMOSFET 試験デバイスを $W \ge L$ を用いて区 別する.例えば,W/L = 24/0.8デバイスとはゲート 幅 24μ m, ゲート長さ 0.8μ m の nMOSFET のこと を指す.

図 2 に, nMOSFET の断面構造を模式的に示す. nMOSFET は Si (001)結晶面に形成されており,電 流が流れるソース・ドレーンの方向は Si 110 結晶 方向である.試験に用いた4種類の nMOSFET は, ゲート長さが異なる以外はすべて同じ構造を有してい る.つまり,素子分離酸化膜である LOCOS (Local Oxidation of Silicon)エッジからゲートエッジまで の距離も同じで,いずれの nMOSFET においても 1.8 µm である.





2.2 4 点曲げ試験による応力感度の計測

今回用いた nMOSFET の DC 特性における応力感 度は 4 点曲げ試験により既に測定されており,その 詳細は前報 [12] で報告済みである.4 点曲げジグによ り応力が負荷された状態の nMOSFET の電極に所定 の電圧を印可し,電気特性を測定した.具体的には, ソース・ドレーン間の電圧を0.1 V に固定し,ゲート 電圧を挿引してソース・ドレーン間の電流を測定した. また本研究では,はりの曲げ理論で計算される試験片 表面の曲げ応力を,nMOSFET に負荷される公称応 力として DC 特性変動値に対応させた.

図 3 に,4 点曲げ負荷によるドレーン電流変化の測 定結果を例示(W/L = 24/0.8)する.負荷方向は電 流方向と平行(Longitudinal)である.引張り応力で ドレーン電流は増加し,圧縮応力で減少した.顕著な しきい値電圧の変動は見られなかった.図4には無 負荷での値を基準にした応力による相互コンダクタ ンス(以下及び図中Gmとする)の変化率(%)を例 示(W/L = 24/0.8)する.Gmは,図3に例示する ゲート電圧・ドレーン電流曲線において,ゲート電圧 2 Vにおける接線の傾きとして定義している.図4か ら明らかなように,4 点曲げ試験による1軸負荷では, Gm 変化に負荷方向依存性が存在する.これは,Si 結 晶のひずみに起因した伝導帯エネルギーの変化が異方 的であるためと考えられる[19].図3及び図4には W/L = 24/0.8デバイスの結果を例示しているが,本



図 3 4 点曲げ負荷によるドレーン電流の変化 Fig. 3 Drain current shifts induced by 4-pointbending loading (W/L = 24/0.8, Longitudinal) [12].



図 4 4 点曲げ負荷による Gm の変化 Fig. 4 Gm changes induced by 4-point-bending loading (W/L = 24/0.8) [12].

表 1 Gm 変化率の応力感度 Table 1 Stress sensitivities of Gm change. Unit: >10-4/MPa

		enne. Are Ann a
W/L	Longitudinal (<i>dGm^L</i>)	Transverse (dGm^T)
24/24	5.3	3.3
24/12	4.9	3.1
24/6	4.5	3.1
24/0.8	3.7	2.1

W: Gate width, L: Gate length

Longitudinal: drain current direction // load direction Transverse: drain current direction \perp load direction

研究で用いた他の形状のデバイスでも同様の傾向を示した.

表1に本研究で用いた nMOSFET の応力感度(Gm 変化率)をまとめて示す.電流方向と負荷方向が平行 な場合(Longitudinal)の応力感度を dGm^L ,垂直な 場合(Transverse)を dGm^T としている.本研究で 用いる応力感度とは,図4に例示したようなGm変化 率の測定結果において,測定結果を最小二乗近似して 得られる直線の傾きとして定義している.前報[12]で も報告したように,表1に示した実測されるGm変化 率の応力感度には,ゲート長さ依存性,すなわちゲー ト長さが短くなると応力感度が減少する傾向が見られ る.次節では,この応力感度のゲート長さ依存性にお ける影響因子について検討する.



Fig. 5 Unstressed drain current curves (unstressed, Longitudinal).

2.3 応力感度における影響因子の検討

2.3.1 nMOSFET の寄生抵抗

前節で示した応力感度のゲート長さ依存性につい て,デバイスの微細構造に起因したチャネル領域の応 力分布の影響[4] やデバイスの寄生抵抗の影響[6] が 指摘されている.そこで本研究では,ゲート長さが異 なる nMOSFET において,実験で得られたゲート電 圧・ドレーン電流関係を用い寄生抵抗の影響について 検討した.図5には,無負荷の状態で計測されたゲー ト電圧・ドレーン電流関係(Longitudinal)を,ゲー ト長さが異なる4種類(W/L = 24/24, 24/12, 24/6, 24/0.8)についてまとめて示している.今回の測定範 囲である線形領域での nMOSFET のドレーン電流は, 次式(1)で与えられる.

$$I_{DS} = \mu C_{ox} \frac{W}{L} \left[V_{GS} - V_T - \frac{V_{DS}}{2} \right] V_{DS} \qquad (1)$$

 I_{DS} はドレーン電流, V_{GS} , V_T , V_{DS} はそれぞれゲート電圧,しきい値電圧,ドレーン電圧である.また, C_{ox} はゲート酸化膜容量である.図5に示すそれぞれのゲート電圧・ドレーン電流は,前述のとおりゲート長さ(L)のみが異なるnMOSFETを用いて同じ条件下で測定されている.したがって,式(1)の関係を考慮して図5に示した実験結果にL/Wを乗じれば,図6に示す規格化されたゲート電圧・ドレーン電流関係が得られる.図6には,しきい値電圧(いずれのnMOSFETでも約0.8V)以上での結果を示している.また図中には,W/L = 24/24デバイスの結果を最小二乗近似



Fig. 6 Normalized drain current curves (unstressed, Longitudinal).

して得られる直線も同時に示す.図6に示す結果から, W/L = 24/24デバイス及びW/L = 24/12デバイス の測定結果はほぼ一致し,近似直線ともよく一致する ことが分かる.一方,W/L = 24/0.8デバイスの測定 結果は,ゲート電圧 1.5 V 付近から直線を大きく逸脱 している.この原因は,W/L = 24/0.8デバイスにお ける寄生抵抗の影響が考えられる.そこで本研究では, このW/L = 24/24デバイスとW/L = 24/0.8デバ イスでの結果の比較から,以下の方法でデバイスの寄 生抵抗を簡易的に評価した.

MOSFET では,その構造に起因してソース及びドレーン部分に寄生抵抗が生じ,トランジスタ特性を 劣化させることが知られている[20].本研究で用いた nMOSFET のソース及びドレーン部分の寄生抵抗を それぞれ R_S 及び R_D とすると,寄生抵抗を含んだ nMOSFET の回路図が図 7 のように表され,測定さ れるドレーン電流 $I_{D'S'}$ は, $R_S + R_D = R_P$ とすれ ば次式 (2) で与えられる[6].

$$I_{D'S'} = \mu C_{ox} \frac{W}{L} \left[V_{GS'} - V_T - \frac{V_{D'S'}}{2} \right] \cdot \left(V_{D'S'} - I_{D'S'} R_P \right)$$
(2)

式(1)との比較のために変形して,

$$I_{D'S'} = \mu C_{ox} \frac{W}{L} \left[V_{GS'} - V_T - \frac{V_{D'S'}}{2} \right] V_{D'S'} \\ \cdot \left(1 - \frac{I_{D'S'}}{V_{D'S'}} R_P \right)$$
(2)'

ここで,寄生抵抗を含まない nMOSFET のドレーン



図 7 寄生抵抗を含んだ nMOSFET モデル Fig. 7 nMOSFET model including parasitic resistance.

電流を *I_{D0} と*すれば,式(1)との比較から次式(3)の 関係が得られる.

$$I_{D'S'} = I_{D0} \left(1 - \frac{I_{D'S'}}{V_{D'S'}} R_P \right)$$
(3)

I_{D0} を与える式に書き直せば,

$$I_{D0} = \frac{I_{D'S'}}{1 - \frac{I_{D'S'}}{V_{D'S'}}R_P}$$
(3)'

となり,実測されるドレーン電流(*I_{D'S'}*)から,寄生 抵抗を含まない nMOSFET のドレーン電流(*I_{D0}*)を 与える式が得られる.2.3.2 では,式(3)[']を用いて 今回の実験結果から nMOSFET の寄生抵抗値を同定 し,その影響を評価した.

2.3.2 寄生抵抗値の評価方法

W/L = 24/24 デバイスでは,図 5 及び図 6 に示し たゲート電圧・ドレーン電流測定結果(しきい値電圧以 上の領域)より明らかなとおり,ゲート電圧印可に対し てドレーン電流が直線的に変化し,かつ,ドレーン電流 に対する見かけの抵抗値が比較的大きい.したがって 本研究では,W/L = 24/24 デバイスでは寄生抵抗の 影響が無視できるとみなし,このW/L = 24/24 デバ イスとW/L = 24/0.8 デバイスで測定されたドレーン 電流を比較することにより,W/L = 24/0.8 デバイス の寄生抵抗値を決定した.具体的には,W/L = 24/0.8デバイスにおいて寄生抵抗を補正されたドレーン電流 がW/L = 24/24 デバイスの結果と最もよく一致する ように,式(3)'を用いてW/L = 24/0.8 デバイスの 寄生抵抗値を決定した.

式 (3)' において, $I_{D'S'}$ は図 5 に示される実測され たドレーン電流であり, $V_{D'S'}$ は計測条件から 0.1 V である.したがって, R_P の値を変化させて得られる I_{D0} (すなわち W/L = 24/0.8 デバイスの補正された ドレーン電流, Longitudinal)とW/L = 24/24 デバ イスのドレーン電流(Longitudinal)との差 δ (測定 ゲート電圧ごと)の平均値が最小になるように R_P の





Fig. 8 Variation of differential (δ) between drain current of W/L = 24/24 and drain current of W/L = 24/0.8 as a function of parasitic resistance (R_p) of W/L = 24/0.8.

値を決定した.ただし,W/L = 24/24デバイスのドレーン電流は,測定結果を最小二乗近似して得られる 直線(図6)の値を用いた.図8に, R_P の変化に対する δ の平均値の変化を示す.図8の結果から, δ の 平均値がゼロとなるときの R_P の値,具体的には75 Ω をW/L = 24/0.8デバイスの寄生抵抗値とした.

2.3.3 影響因子の評価

図9に,図6に示した規格化されたゲート電圧・ド レーン電流関係を寄生抵抗によって補正した結果を示 す. 図 9 の結果では, 4 種類の nMOSFET でゲート 電圧・ドレーン電流関係が比較的よく一致している. したがって,図6で示したW/L = 24/0.8デバイス の測定結果における直線からの逸脱は,主に寄生抵抗 の影響によるものと考えられる.寄生抵抗の値そのも のは小さいが,ゲート長さが短いデバイスに与える 影響度は比較的大きいことが分かる.図10には,寄 生抵抗を補正したゲート電圧・ドレーン電流曲線を 用いて得られた Gm 変化率の応力感度を,ゲート長 さ(L)に対して示す.図10には,実測されるゲー ト電圧・ドレーン電流曲線を用いて得られた Gm 変 化率の応力感度(表1)も同時に示している.なお本 研究では、測定した4種類のnMOSFET はゲート長 さ以外の構造が同じであるため,ソース及びドレーン 部分の寄生抵抗値はすべての nMOSFET で同じであ



Fig. 9 Corrected drain current curves (unstressed, Longitudinal).



Fig. 10 Corrected stress sensitivities of Gm change to gate length.

るとみなせ,W/L = 24/0.8 デバイス以外の結果も W/L = 24/0.8 デバイスで得られた値(75 Ω)を用い て補正した.また,応力による寄生抵抗値の変化は無 視した.図10の結果は,寄生抵抗が補正されたGm 変化率の応力感度が,W/L = 24/0.8 デバイスも含め てほぼ一定になることを示している.これは,電流方 向と負荷方向が平行な場合(Longitudinal)も垂直な 場合(Transverse)も同様であった.したがって,本 研究で用いたnMOSFETで測定されたGm 変化率の 応力感度におけるゲート長さ依存性は,nMOSFET の寄生抵抗の影響が主因であると考えられる.

本研究で用いた 4 種類の nMOSFET では, 図 2 に 示したとおり LOCOS エッジからゲートエッジまでの 距離が 1.8 µm でいずれも同じである.一方でゲート 長さが大きく異なるため, LOCOS 形成に起因した応 力(分布)がnMOSFETのチャネル部分に及ぼす影 響は,4種類のnMOSFET で異なることが考えられ る.これまで, SOI (Silicon on Insulator)の形成[5] や, STI (Shallow Trench Isolation)の形成[21] に よって MOS の電気特性が変動することが報告され ている.しかしながら本研究で用いた nMOSFET で は,図9や図10に示したとおり,寄生抵抗を補正し た無負荷でのドレーン電流及び Gm 変化率の応力感 度は4種類の nMOSFET でほぼ同じとみなせる.し たがって, nMOSFET デバイスの形成 (LOCOS 等 の素子分離酸化膜だけではなくその他の膜形成プロセ スも含む)に起因した応力(デバイスの真性応力)の 影響は,4種類のnMOSFET で差異がないと考えら れる.ただし,これは必ずしもデバイスの形成に伴う 真性応力がゼロであることを意味するものではない. 更に,応力感度に差異がないということは,図4に 例示した '外力' に対する応答にも差異がないことを 意味している.したがって真性応力と同様に,デバイ ス形成後の外力(実装応力)が及ぼす影響も,4種類 の nMOSFET で差異がないと考えられる. すなわち, 今回用いた nMOSFET では, デバイス形成後の特性 (図1中の "Intrinsic stress"後)を変動ゼロの基準と した実装応力(図1中の "External stress")による 特性変動の評価において,デバイスの微細構造や真性 応力の違いを考慮せず,実装時の(公称)応力と実装 後の特性変動を対応させることができる.

3. QFP の残留応力

3.1 QFP 試験片

筆者らは,樹脂封止された半導体チップの残留応力 評価手法として、ピエゾ抵抗ゲージによる実測と有限 要素法熱弾性解析を組み合わせた簡易評価手法提案し、 今回用いた QFP 試験片中の Si チップの残留応力を 評価している[17].残留応力評価用の QFP 試験片は, 応力測定用のピエゾ抵抗ゲージが形成されている Si テストチップ(日立超 LSI システムズ社製)を QFP に実装して作製した.すなわち,Siチップのダイボ ンディング, ワイヤボンディング及び樹脂封止を行っ た.図 11 に QFP 試験片の形状を示す.Si チップの 形状は,3mm×3mm×0.3mm である.成形条件は, ダイボンディング後のダイボンディングペースト材の キュア温度が180°C(昇温時間を含め2時間),樹脂 封止の際の金型温度が175°C,ポストキュアが180°C で5時間である.なお,封止樹脂材として線膨張係数 が2倍以上異なる2種類の樹脂を用いることにより, 樹脂封止によって Si チップに発生する残留応力が異 なる2種類のQFP試験片を作製した.この封止樹脂 の材料特性を表2に示す.以降では,線膨張係数が小 さい方の樹脂を Resin A,大きい方の樹脂を Resin B

	Young's Modulus (GPa)	Poisson's Ratio	Coefficient of thermal Expansion (×10 ⁻⁶ /°C)
Resin A	24	0.25	12.2
Resin B	15.6	0.24	30.1

表 2 封止樹脂の材料特性

Table 2 Material properties of molding resin



区 11 QFP 試験方 Fig. 11 Schematic diagram of QFP specimens.

とする.

次章に示す樹脂封止による DC 特性値の変動計測 は, ピエゾ抵抗ゲージの代わりに nMOSFET が形成 された Si チップ(3mm×3mm×0.3mm)を上記と 全く同じ条件で実装した QFP 試験片を用いて行った. すなわち,残留応力または DC 特性値変動を評価した QFP 試験片において,両者の構造,材料,寸法及び実 装工程(条件)はすべて同じである.したがって,次 節で示す残留応力の評価結果を,DC 特性値変動の計 測時に nMOSFET に生じている残留応力とした.

3.2 残留応力の評価結果

まず, ピエゾ抵抗ゲージを用いて QFP 試験片(Si チップ表面)の残留応力とその温度依存性を計測した. 計測された残留応力の温度依存性を外挿して,残留応 力がゼロとなる温度を"応力フリー温度"[22]として 定義した.この応力フリー温度を線形熱弾性解析にお ける応力ゼロの基準温度として,室温での残留応力を シミュレーションした.この評価手法の詳細と妥当性 は,筆者らの既報論文[17] に詳しい.

図 12 に、ピエゾ抵抗ゲージの Si テストチップ上で の配置を示す.更に図 12 には,DC 特性値の変動を 計測した nMOSFET の相対的な位置も同時に示して いる.図 13 (a) に Resin A,図 13 (b) に Resin B で 樹脂封止した場合の残留応力評価結果を示す.なお, σ_{ii} は i 方向の垂直応力を表し, τ_{ij} は i-j 面内でのせ ん断応力を表す.図 13 には,図 12 に示したピエゾ 抵抗ゲージ#1 及び#2 によるゲージ長手方向の垂直 応力実測値,ピエゾ抵抗ゲージ位置での有限要素法 解析 (FEM) 結果及び Si チップ上で W/L = 24/6, W/L = 24/12 及び W/L = 24/24 デバイスが形成 されている位置での有限要素法解析結果を示してい る.なお,W/L = 24/0.8 位置の有限要素法解析結果 に関しては,ピエゾ抵抗ゲージ#1 位置での結果と同 じとみなせる.これらの結果はダイボンディング後の 状態を残留応力ゼロの基準としており,したがって樹 脂封止工程によって生じる残留応力値を示している. Resin B での残留応力の方が Resin A よりも大きいの は,Resin B の線膨張係数が Resin A より2倍以上大 きい,すなわち Si チップとの線膨張係数差が大きい ことに対応している.また,ピエゾ抵抗ゲージの結果 と解析結果を比較すると,解析結果の方が小さくなる



図 12 Si チップ上での nMOSFET とピエゾ抵抗ゲージ の配置

Fig. 12 Distribution of nMOSFETs and piezoresistive gauges on Si chip.



Fig. 13 Residual stress in Si chip after resin-molding. (a) Resin A, (b) Resin B.

傾向がある.これは,樹脂の粘弾性解析を行わず,解 析モデルにリードフレーム形状の詳細等を省いた簡易 解析モデルを使用していることに起因している[17].

本研究では,4.に示す樹脂封止による DC 特性値 変動評価に対応させる応力値,及び5.に示す電子 移動度モデルの検証に用いる応力値を,残留応力が より大きな Resin B, すなわち図 13(b) に示す結果 の評価から以下のように決定した.まず,チップ厚 さ方向の垂直応力 σ_{zz} 及びチップ x-y 表面内のせん 断応力 τ_{xy} に関して,最も大きな(絶対)値を示す W/L = 24/24 デバイスの au_{xy} であっても x-y 表面内 の垂直応力 (σ_{xx} 及び σ_{yy}) と比較して 8%程度であ る.したがって, nMOSFET が配置されている位置で はチップ厚さ方向の垂直応力 σ_{zz} 及びチップ x-y 表面 内のせん断応力 τ_{xy} を無視した.また,面外のせん断 応力 τ_{yz} 及び τ_{zx} も最大で 3 MPa 程度と非常に小さ く,無視できる.次に,x-y 表面内の垂直応力に関し て、ゲージ#1位置(W/L = 24/0.8デバイス位置)及 びW/L = 24/24デバイス位置では,ほぼ $\sigma_{xx} = \sigma_{yy}$ である.W/L = 24/6デバイス位置では σ_{yy} の大きさ が σ_{xx} に比較して約 10%程度小さく, W/L = 24/12デバイス位置では18%程度小さくなる.本研究では, 前述のとおり解析値が小さく算出される傾向を考慮し, 実験事実であるピエゾ抵抗ゲージ $\#1(\sigma_{xx})$ の値を定 量的な真値として用いることとして , σ_{yy} が実測できな いことからすべてのデバイス位置で $\sigma_{xx} = \sigma_{yy}$ とみな した.ここで,前述のとおりW/L = 24/6 デバイス位 置及び W/L = 24/12 デバイス位置で σ_{xx} と σ_{yy} に多 少の差があるものの,4種類のデバイス位置においてそ れぞれの σ_{xx} と σ_{yy} の平均値はほぼ同じである.した がって,4.で実施するピエゾ効果の関係を用いた特性 変動値の見積りにおいて, W/L = 24/6 デバイス及び W/L = 24/12 デバイスで $\sigma_{xx} = \sigma_{yy}$ とみなしても, $\sigma_{xx} \neq \sigma_{yy}$ とした場合との差は数%~10%程度である. また,5.で実施する電子移動度モデルの評価において は, W/L = 24/24 デバイスの結果を用いて検証を行 うため, $\sigma_{xx} = \sigma_{yy}$ とみなしても問題ない.以上から 具体的には, 4. 及び 5. において nMOSFET の残留 応力値として, Resin A では $\sigma_{xx} = \sigma_{yy} = -77 \text{ MPa}$, Resin B では $\sigma_{xx} = \sigma_{yy} = -152$ MPa を用いる.

4. 樹脂封止による DC 特性変動評価

4.1 実験方法

はじめに, nMOSFET が形成されている Si チップ

をダイボンディングした後, nMOSFET の電極パッ ドにプローブを直接接続し、ゲート、バックゲート、 ソース及びドレーン電極に所定の電圧を印可してソー ス・ドレーン間の電流を計測した.計測条件は応力感 度の計測と同様で、ソース・ドレーン間の電圧を 0.1 V に固定し,ゲート電圧を掃引してソース・ドレーン間 の電流を計測した.次に,ワイヤボンディングを行っ た後, Resin A または Resin B で樹脂封止した.3. で述べたとおり, QFP 実装の手順, パッケージの構 造・構成材料及び成形条件は,残留応力の評価に用い た QFP 試験片と全く同様である.次に,樹脂封止後 のQFP 試験片のリードを可変電源・電流計に接続し, ダイボンディング後の計測と同条件でソース・ドレー ン間の電流を計測した.電流の測定は,いずれの場合 も試験片が遮光された環境で行った.以上の計測手順 から,本研究ではダイボンディング後の計測結果を特 性変動ゼロの基準とし, QFP 試験片での計測結果と 比較することにより樹脂封止工程で生じた DC 特性変 動値とした.これは,3.2 で示した樹脂封止工程にお ける残留応力値の定義と対応している.

4.2 評価結果

ゲート電圧の変化に対するドレーン電流変化の測 定結果例として,図14(a),(b)にW/L = 24/24 デ バイス,図14(c),(d)にW/L = 24/0.8 デバイス での測定結果を示す.図 14(a), (c) が Resin A での 結果,図14(b),(d)がResin B での結果を示してい る.今回計測を行ったいずれの nMOSFET 形状の場 合も,図14に示す結果同様に樹脂封止によりドレー ン電流が減少した.しきい値電圧の顕著な変動は見 られなかった.これらは,2.2 で例示した4点曲げ 負荷試験による結果と同様の傾向である.また,いず れの nMOSFET 形状の場合も Resin B での変動量の 方が Resin A での変動量よりも大きくなった.これ は, Resin B を用いた QFP の方が Resin A を用いた QFP よりも試験チップに生じる残留応力が大きいこ とに対応している.図15には,樹脂封止工程に伴う Gm 変化率(%) を nMOSFET ゲート長さ(L) に対して図示している.この結果,2.2 で示した1軸負荷 による Gm 変化率の応力感度同様に,ゲート長さ依存 性が見られた.すなわち,2軸負荷(とみなせる)状 態においても, Gm 変化率にはゲート長さ依存性が測 定された.これは,2.3で1軸負荷の場合について示 した検証結果, すなわち今回用いた nMOSFET で測 定される電気特性変動におけるゲート長さ依存性は,



図 14 個加到止になるドレーン電流发化の実験結果 Fig. 14 Experimental results of drain current shifts induced by resin-molding. (a) W/L = 24/24, Resin A, (b) W/L = 24/24, Resin B, (c) W/L = 24/0.8, Resin A, (d) W/L = 24/0.8, Resin B.

デバイスの微細構造に起因した応力分布の差の影響で はなく,主に寄生抵抗による影響という評価結果とも 矛盾がない.

次に,2.2 で示した1軸負荷によるGm 変化率の 応力感度と3.2 で示したSi チップ上の残留応力の見 積り結果を用い,図15 に示した樹脂封止工程に伴う Gm 変化率の測定結果を評価した.ピエゾ効果の関係 から,チップ表面内の2軸応力負荷によるドレーン電 流は,電流方向のみの応力を考えた場合の変動量と電 流方向と垂直な方向のみの応力を考えた場合の変動 量の和で見積もられる.Gm の変動量も同様に考え, Gm変化率 $\Delta Gm/Gm$ を次式 (4) で見積もる.

$$\frac{\Delta Gm}{Gm} = dGm^L \sigma^L + dGm^T \sigma^T \tag{4}$$

ここで, σ^L は電流方向の応力値, σ^T は電流方向と垂 直な方向の応力値である.本研究では**3.2**で示したと おり,Resin A の場合 $\sigma^L = \sigma^T = -77$ MPa, Resin B の場合 $\sigma^L = \sigma^T = -152$ MPa とした.図 15 には, このそれぞれの応力値と表 1 に示した Gm 変化率の 応力感度 (dGm^L 及び dGm^T)を用い,式(4)から 樹脂封止工程における Gm 変化率を予測した結果も 同時に示している.予測結果の方が実験結果よりも変 動量が小さくなる傾向が見られたが,Resin A 及び Resin B のいずれの場合も,式(4)を用いて今回の計 測結果を比較的よい一致で見積もることができた.つ まり,あるデバイスについて負荷試験により種々の応 力効果を内包した特性変動パラメータ(つまり応力感 度)を同定すれば,そのデバイスを実装する際の設計 指針を得ることが一応可能である.評価手法としての このピエゾ効果モデルは,応力と電気特性(抵抗変化 率等)を直接結び付ける経験論的モデルである.換言 すれば,各デバイスにおける構造等の違いは考慮され ず,定量的な汎用性は有していない.すなわち,更に 定量的,汎用的な評価を行うためには,MOS デバイス 形状の違いや不純物濃度の違い等が評価モデルの中で



図 15 Gm 変化率の実験結果と予測結果





図 16 応力効果モデル(ピエゾ効果モデルと電子移動度 変調モデル)

Fig. 16 Stress-induced effect models (Piezoresistiveeffect model and Electron mobility model). 考慮されなければならない.これを可能とする評価手 法の一つに,デバイスシミュレータを用いた評価が挙 げられる.ドリフト拡散モデルによるデバイスシミュ レーションを念頭に置けば,応力の効果はキャリヤ移 動度の変化に集約されることになる.図16には,応 力(ひずみ)と電気特性変動を結び付けるための変形 ポテンシャル[23]を用いた電子移動度変調モデルと, ピエゾ効果モデルの概要を比較して示す.電子移動度 の変調という視点に立てば,図1に示したような種々 の影響因子を含んだ評価・シミュレーションモデルの 構築が可能となる.次章では,この応力効果を考慮し た電子移動度モデルに関して,本実験結果との比較に より検討を行う.

- 5. 応力効果を考慮した電子移動度モデル に関する検討
- 5.1 バルク Si 及び MOS 反転層での伝導帯エネ ルギー
- 5.1.1 バルクSi

本研究では nMOSFET を対象としているため,本章 での議論は電子移動度を対象とする.パルク Si の伝導 パレーは無負荷の状態で 6 重に縮退しており,その等 エネルギー面は k 空間(波数空間)において < 100 > 結晶軸及びそれと等価な軸を長軸とする回転楕円体 として表される [24].図 17 に模式的に示すこの多パ レーモデルでは,有効質量近似によりそれぞれの伝導 パレーにおいて回転楕円体の長軸方向に有効質量 m_L^* ,移動度 μ_T を有していると考える.このとき, m_L^* > m_T^* , す



- 図 17 k 空間(波数空間)におけるバルク Si 伝導体の多 パレーモデル
- Fig. 17 Schematic diagram of many-valley model in *k*-space for conduction band in bulk silicon.



なわち $\mu_L < \mu_T$ であり,この概念により多くの実測 されるバルク Si の電気的特性の異方性を記述すること ができる.なお,<100 > 結晶軸を1軸に,<010 > 軸を2軸,<001 > 軸を3 軸にそれぞれ対応させる.

例えば 1 軸方向の総体的な移動度 μ₁ を考えると, μ₁ は次式 (5) で与えられる.

$$\mu_1 = \left\{ \frac{n_1}{n} \mu_L + \left(\frac{n_2}{n} + \frac{n_3}{n} \right) \mu_T \right\}$$
(5)

 n_1 , n_2 及び n_3 は, それぞれ 1 軸, 2 軸及び 3 軸に 沿った伝導バレーにおける電子数であり, n は総電子 数 ($n = n_1 + n_2 + n_3$)である. バルク Si において 無負荷の状態では六つの伝導バレーが縮退しており等 価であるため,総体的な移動度はいずれの方向におい ても

$$\mu = \frac{\mu_L + 2\mu_T}{3}$$
(6)
で与えられ等方的となる.

5.1.2 nMOSFET 反転層

本研究で用いた Si (001) MOS デバイスの反転層 における電子状態はバルク Si のそれ (図 17)とは 異なり,反転層での電子が二次元量子化される結果, 図 18 (a), (b) に示すように二重縮退バレーと四重縮 退バレーに分岐する [25], [26]. このとき,図 18 (b) に 示すように二重縮退バレーの基底サブバンドエネル ギー E_0^2 の方が,四重縮退バレーの基底サブバンドエ ネルギー E_0^4 よりも $\Delta E_u = E_0^4 - E_0^2$ だけ低くなる.

この MOS 反転層にひずみが生じると, 伝導バンド 端(すなわちバレー)が変化して図 18(b) に示した 二重縮退バレーと四重縮退バレーの基底サブバンドエ ネルギー差が更に変調する.具体的には(001)面内 の2軸圧縮応力状態, すなわち本研究で評価を行った nMOSFET の応力状態では, 伝導バレーが図 18(c) のように変化する.このとき, 図 18(d) に示すよう に,ひずみによる効果(伝導バンド端の変化)を含んだ二重縮退バレーの基底サブバンドエネルギーと四重縮退バレーの基底サブバンドエネルギー差 ΔE_s は, $\Delta E_s = \Delta E_u - \Delta E_{strain}$ で表される.ここで, ΔE_{strain} はひずみに起因した二重縮退バレーと四重縮退バレーの変調差(伝導バンド端の変化分)である.本研究では,無負荷の状態(図 18 (a), (b))の電気特性値を変動ゼロの基準としているため,ひずみによる変調差分 ΔE_{strain} (つまり図 18 (b)から図 18 (d) への変調分)のみを考え移動度の変化と対応させる.

5.2 応力効果を考慮した電子移動度モデル

図 18 (d) に示したようなひずみによるエネルギーの 変調は,各伝導バレーにおける電子存在数及びバレー 間の散乱確率を変化させ,その結果,電子移動度が変 動する [25], [26]. Egley と Chidambarrao は,ひずみ による電子移動度の変化を各伝導バレーのエネルギー 変化に伴う電子存在確率の変化のみに帰着させたモデ ルを提案している [18].すなわち,ひずみによる伝導 バレーのエネルギー変化によって各伝導バレーの電子 数が変化し,各伝導バレー間の電子数に差異が生じる. つまり,式(5)のµL及びµTの係数が変化し,ひずみ の状態に対応して総体の移動度が変化することになる. Egley らの電子移動度モデルでは,この伝導バレー間 の電子存在確率の相対的な偏差のみを総体の移動度変 化に反映させるモデルである.

本研究では, Egley らの移動度変化モデルを簡略化 したモデル[27]を用いており,電子の分布関数(存在 確率)として Boltzmann 分布関数を用いた.すなわ ち,移動度変化係数 fstress を次式で算出した.

$$f_{stress} = \frac{\frac{1}{3} \sum_{i=1}^{3} c_i \exp\left(-\frac{\Delta E_c^i}{kT}\right)}{\frac{1}{3} \sum_{i=1}^{3} \exp\left(-\frac{\Delta E_c^i}{kT}\right)}$$
(7)

ここで, ΔE_c^i はひずみによるi軸上(i = 1, 2, 3)の 伝導バレーのエネルギー変化である.この ΔE_c^i は, 変形ポテンシャルモデルを用いれば次式(8)で表され る[23].

$$\Delta E_c^i = \Xi_d(\varepsilon_{11} + \varepsilon_{22} + \varepsilon_{33}) + \Xi_u \varepsilon_{ii} \tag{8}$$

ここで, Ξ_d 及び Ξ_u は変形ポテンシャル定数, ε_{ii} は ひずみテンソルである.本研究では,前節で述べたと おり, ひずみに起因した各伝導バレーエネルギーの変 化分のみを移動度変化におけるひずみによる影響分と みなす.したがって,3.2で評価した残留応力(ひず み)から式(8)を用いて各伝導バレーのエネルギー変 化を算出し,式(7)を用いて移動度変化係数 f_{stress} を 求めた.なお,式(7)中のkはBoltzmann 定数,Tは格子温度であり,本研究ではT = 300 K とした. c_i は i 軸上で定義される移動度の電流方向移動度への寄 与分である.本研究で用いた試験片のように電流方向 が(001)面内であり,1軸と電流方向のなす角が θ で あれば, c_i は次式(9),(10),(11)で与えられる.

$$c_1 = R_L \cos^2 \theta + R_T \sin^2 \theta \tag{9}$$

$$c_2 = R_T \cos^2 \theta + R_L \sin^2 \theta \tag{10}$$

$$c_3 = R_T \tag{11}$$

ここで, R_L 及び R_T は,

$$R_{L} = \frac{\mu_{L}}{\mu} = \frac{\mu_{L}}{(\mu_{L} + 2\mu_{T})/3} = \frac{3}{1 + 2(m_{L}^{*}/m_{T}^{*})}$$
(12)
$$R_{T} = \frac{\mu_{T}}{\mu} = \frac{\mu_{T}}{(\mu_{L} + 2\mu_{T})/3} = \frac{3(m_{L}^{*}/m_{T}^{*})}{1 + 2(m_{L}^{*}/m_{T}^{*})}$$
(13)

で与えられる.以上により,ひずみが生じた後の移動 度 μ_{stress} は,ひずみが生じる前の移動度を μ_{un} とし て,次式 (14) から算出される.

$$\mu_{stress} = f_{stress} \cdot \mu_{un} \tag{14}$$

次節では,以上の移動度モデルを用いて QFP 実装 に起因した nMOSFET の移動度変化を算出し,実験 結果との比較を行う.

5.3 実験結果との比較による検証

図 19 には , W/L = 24/24 デバイスにおいて式 (7) を用いて移動度変化率 $\Delta \mu / \mu_{un}$ を求めた結果を示す . ここで移動度変化率 $\Delta \mu / \mu_{un}$ は次式 (15) で定義される .

$$\frac{\Delta\mu}{\mu_{un}} = \frac{\mu_{stress} - \mu_{un}}{\mu_{un}} = f_{stress} - 1 \tag{15}$$

なお,図 19 に示す移動度変化率は,すべてゲート電圧 2 V における値である.応力値として,3.2 で示した とおり Resin A では $\sigma_{11} = \sigma_{22} = -77$ MPa, Resin B では $\sigma_{11} = \sigma_{22} = -152$ MP を適用した.応力は Si の弾性コンプライアンス [28] を用いてひずみに変換し た.変形ポテンシャル定数の値として文献値 [29],具



図 19 実験結果と移動度変化モデルの比較 Fig. 19 Comparison with experimental results and electron mobility model (W/L = 24/24).

体的には $\Xi_d = 1.1 \text{ eV}$ 及び $\Xi_u = 10.5 \text{ eV}$ を用いた. 図 19 には,比較のため実験結果から求めた移動度変 化率も同時に示している.実験結果として示している 値は,複数の試験片から得られる結果の平均値である. この移動度変化率の実験結果は以下の手順[6] で求め た.既に述べたとおり,nMOSFETの線形領域にお けるドレーン電流 I_D は式 (1) で表される.式 (1) に おいて負荷による nMOSFET の寸法変化が微小であ るとして W, L, C_{ox} の変化を無視すれば,しきい値 電圧の変動が計測されなかったことから以下の関係が 得られる.

$$\frac{\Delta I_{DS}}{I_{DS}} \cong \frac{\Delta \mu}{\mu_{un}} \tag{16}$$

ここで, I_{DS} はドレーン電流, ΔI_{DS} はドレーン電流 の応力による変動量である.図 19に示す移動度変化 率 $\Delta \mu / \mu_{un}$ の実験結果は,図 14(a),(b)に示したド レーン電流測定結果からドレーン電流の変動量 ΔI_{DS} を求め,式(16)の関係を用いて算出した.図 19に示 す比較結果から,実験結果から得られる移動度変化率 が,式(7)に示した移動度変化モデルを用いて算出さ れる移動度変化率の約 1.8 倍となることが分かった.

式 (7) に示した移動度変化モデルでは, ひずみによる伝導バレー間の電子存在確率の変化のみに対応して総体の移動度が変化する.例えば式 (5) で表される関係においてひずみによる μ_L や μ_T の変化は考慮されず, その係数である n_1/n 等の変化, すなわち電子存在確率の変化のみが総体の移動度変化に反映される.

古典論的な表現を用いれば電子移動度は電子有効質量 と反比例,緩和時間と比例関係にあり,式(7)の移動 度変化モデルではこの比例定数のみが変化することに なる.しかしながら,実験結果と式(7)の移動度モデ ルでの算出結果の差異を勘案すれば, μ_L や μ_T の変 化も無視できないと考えられる.すなわち,バレー間 の散乱確率の変化(緩和時間の変化)の影響が比較的 大きいと考えられる.したがって今後は,ひずみとバ レー間散乱の変化の相関をモデル化する必要がある.

以上,今回検討した電子移動度モデルには物理現象 の反映において更に考慮すべき点が残されており,今 後更なる実験データの蓄積とモデル化に関する議論が 必要である.

6. む す び

本研究では,実際の樹脂封止工程における nMOS-FET の応力に起因した特性値変動を評価した.その 際,nMOSFET の応力感度に影響を及ぼす因子とし て nMOSFET の微細構造に起因した応力分布の影 響,及び寄生抵抗の影響に関して検討した.その結 果,実測される応力感度におけるゲート長さ依存性 が,nMOSFET の寄生抵抗の影響であることを示し た.樹脂封止工程における nMOSFET の特性変動計 測結果は,ピエゾ抵抗ゲージによる計測と有限要素法 線形熱弾性解析を組み合わせた手法による残留応力評 価結果,及び4点曲げ試験により計測した1軸応力感 度を用いて見積もることができた.

また,実験結果との比較により,デバイスシミュレー タでの使用を念頭に置いた応力(ひずみ)効果を考慮 した電子移動度モデルを検証した.その結果,応力効 果における電子散乱確率の変化の影響が比較的大きい ことが推察された.すなわち,応力効果が考慮された 電子移動度モデルについては物理現象の反映において 更に検討を要する.デバイスシミュレータの有用性に かんがみれば,今後更なるシミュレーションモデルの 開発及び検証が期待される.

謝辞 本研究を実施するにあたり,実験に御協力頂 いた新日本無線(株)吉田誠一郎氏,荒木千明氏,坂田 大輔氏並びに九州ミツミ(株)井芹陽一氏に感謝致し ます.また,電子移動度モデルに関して有益な御示唆 を頂いた東京大学 高木信一教授に感謝致します.

本研究の一部は, 福岡地域の文部科学省知的クラス ター創成事業の支援による.

文 献

- [1] 三浦英生,西村朝雄,河合末男,西 邦彦,"IC プラス チックパッケージ内シリコンチップ残留応力の検討", 日本機械学会論文集(A),vol.55-516, pp.1763-1770, 1989.
- [2] 上田啓貴,三浦英生,"フリップ実装構造における Si チップ 内の局所残留応力評価",信学論(C),vol.J88-C, no.11, pp.859-865, Nov. 2005.
- [3] C.S. Smith, "Piezoresistance effect in germanium and silicon," Phys. Rev., vol.94, no.1, pp.42–49, 1954.
- [4] A. Hamada, T. Furusawa, N. Saito, and E. Takeda, "A new aspect of mechanical stress effects in scaled MOS devices," IEEE Trans. Electron Devices, vol.38, no.4, pp.895–900, 1991.
- [5] C.L. Huang, H.R. Soleimani, G.J. Grula, J.W. Sleight, A. Villani, H. Ali, and D.A. Antoniadis, "LOCOS-induced stress effects on thin-film SOI devices," IEEE Trans. Electron Devices, vol.44, no.4, pp.646–650, 1997.
- [6] A.T. Bradley, R.C. Jaeger, J.C. Suhling, and K.J. O'Connor, "Piezoresistive characteristics of short-channel MOSFETs on (100) silicon," IEEE Trans. Electron Devices, vol.48, no.9, pp.2009–2015, 2001.
- [7] C. Gallon, G. Reimbold, G. Ghibaudo, R.A. Bianchi, and R. Gwoziecki, "Electrical analysis of external mechanical stress effects in short channel MOSFETs on (001) silicon," Solid-State Electron., vol.48, pp.561– 566, 2004.
- [8] W. Zhao, J. He, R.E. Belford, L.E. Wernersson, and A. Seabaugh, "Partially depleted SOI MOSFETs under uniaxial tensile strain," IEEE Trans. Electron Devices, vol.51, no.3, pp.317–323, 2004.
- [9] K. Uchida, R. Zednik, C.H. Lu, H, Jagannathan, J. McVittie, P.C. McIntyre, and Y. Nishi, "Experimental study of biaxial and uniaxial strain effects on carrier mobility in bulk and ultrathin-body SOI MOSFETs," International Electron Devices Meeting, pp.229–232, 2004.
- [10] K. Uchida, T. Krishnamohan, K.C. Saraswat, and Y. Nishi, "Physical mechanisms of electron mobility enhancement in uniaxial stressed MOSFETs and impact of uniaxial stress engineering in ballistic regime," International Electron Devices Meeting, pp.135–138, 2005.
- [11] 熊谷幸博,太田裕之,三浦英生,清水昭博,蒲原史朗,前川 径一,"ディープサブミクロン MOSFET の応力起因ドレ イン電流変動評価手法の開発"日本機械学会論文集(A), vol.72-713, pp.47-54, 2006.
- [12] 小金丸正明,池田 徹,宮崎則幸,友景 肇,"実験とデ バイスシミュレーションによる nMOSFET の応力に起因 した DC 特性変動評価",信学論(C), vol.J90-C, no.4, pp.351-362, April 2007.
- [13] 三浦英生,西村朝雄,"パッケージング応力起因の半導体 素子特性変動",日本機械学会論文集(A),vol.61-589,

 $pp.1957{-}1964,\ 1995.$

- [14] H. Ali, "Stress-induced parametric shift in plastic packaged devices," IEEE Trans. Compon. Packag. Manuf. Technol., vol.20, Part B, no.4, pp.458–462, 1997.
- [15] N. Watanabe and T. Asano, "Influence of direct Aubump formation on metal oxide semiconductor field effect transistor," Jpn. J. Appl. Phys., vol.41, Part 1, no.4B, pp.2714–2719, 2002.
- [16] 池田晃裕,浜口 淳,小木博志,岩崎一也,服部励治,黒木 幸令,"チップスタック型マルチチップ実装における MOS-FET の移動度の変動について,"信学論(C), vol.J88-C, no.11, pp.866-873, Nov. 2005.
- [17] 小金丸正明,池田 徹,宮崎則幸,"ピエゾ抵抗テストチッ プと有限要素法解析を用いた樹脂封止に起因する半導体 チップ表面の残留応力評価"、エレクトロニクス実装学会 誌,vol.9,no.3,pp.186–194,2006.
- [18] J.L. Egley and D. Chidambarrao, "Strain effects on device characteristics: Implementation in driftdiffusion simulators," Solid-State Electron., vol.36, no.12, pp.1653–1664, 1993.
- [19] Y. Kanda, "Piezoresistance effect of silicon," Sensors and Actuators, A, vol.28, pp.83–91, 1991.
- [20] 岸野正剛,半導体デバイスの物理,丸善,第4刷,2002.
- [21] C. Gallon, G. Reimbold, G. Ghibaudo, R.A. Bianchi, R. Gwoziecki, S. Orain, E. Robilliart, C. Raynaud, and H. Dansas, "Electrical analysis of mechanical stress induced by STI in short MOSFETs using externally applied stress," IEEE Trans. Electron Devices, vol.51, no.8, pp.1254–1261, 2004.
- [22] Won-Keun Kim, 池田 徹, 宮崎則幸, "異方性導電樹脂 接合部の接合信頼性評価" エレクトロニクス実装学会誌, vol.6, no.2, pp.153–160, 2003.
- [23] C. Herring and E. Vogt, "Transport and deformationpotential theory for many-valley semiconductors with anisotropic scattering," Phys. Rev., vol.101, no.3, pp.944-961, 1956.
- [24] K. Seeger, Semiconductor Physics, 4th ed., Springer-Verlag, 1989.
- [25] S. Takagi, J.L. Hoyt, J.J. Welser, and J.F. Gibbons, "Comparative study of phonon-limited mobility of two-dimensional electrons in strained and unstrained Si metal-oxide-semiconductor field-effect transistors," J. Appl. Phys., vol.80, no.3, pp.1567– 1577, 1996.
- [26] 高木信一, "Si 系高移動度 MOS トランジスタ技術"応 用物理, vol.74, no.9, pp.1158-1170, 2005.
- [27] (株)半導体先端テクノロジーズ,3次元デバイスシミュ レータ HyDeLEOS ver.3.1 ユーザーズマニュアル,2000.
- [28] J.J. Wortman and R.A. Evans, "Young's modulus, shear modulus, and Poisson's ratio in silicon and germanium," J. Appl. Phys., vol.36, no.1, pp.153–156, 1965.
- [29] M.V. Fischetti and S.E. Laux, "Band structure, deformation potentials, and carrier mobility in strained

Si, Ge, and SiGe alloys," J. Appl. Phys., vol.80, no.4, pp.2234–2252, 1996.

(平成 19 年 9 月 3 日受付)



小金丸正明 (正員)

1992 九大・応用原子核卒.1994 同大大 学院総理工修士課程了.修士(工).同年 福岡県工業技術センター機械電子研究所入 所.材料・構造物の強度信頼性に関する試 験研究,指導業務に従事.研究員.2002 よ り電子デバイス実装における機械的・電気

的信頼性に関する研究に従事.日本機械学会,エレクトロニク ス実装学会,応用物理学会,日本計算工学会各会員.



池田 徹

1986 九大・化学機械卒 . 1992 同大大学 院化学機械博士課程了 . 博士(工). 1992 九大工学部助手, 1996 同助教授, 2004 よ リ京大工学研究科助教授. 界面・接着の破 壊力学,電子実装における信頼性評価の研 究に従事.日本機械学会,日本材料学会,

複合材料学会,エレクトロニクス実装学会,日本計算工学会, 化学工学会各会員.



宮崎 則幸

1972 東大・原子力卒.1977 同大大学院 原子力博士課程了.1977 日本原子力研究 所研究員.1983 九大助教授.1996 九大教 授.2004 京大教授.電子/光学デバイス用 単結晶の材料強度に関する研究,電子デバ イス実装の強度信頼性評価に関する研究に

従事.日本機械学会奨励賞,ICES WASHIZU MEDAL,日 本機械学会計算力学部門・業績賞,同・功績賞,エレクトロニク ス実装学会論文賞,日本機械学会船井賞,溶接学会 Mate 2006 優秀論文賞を受賞.日本機械学会フェロー,日本学術会議連携 会員.



友景 肇 (正員)

1977 九大・電気卒.1982 同大大学院電 気博士課程了.工博.1982 福岡大学講師, 1985 同大助教授,1987 スタンフォード大 学客員研究員,1992 から福岡大学工学部 電子情報工学科教授.シリコン,カーボン 系材料などの評価とデバイス応用,高周波

パッケージの設計・評価に従事.現在,エレクトロニクス実装 学会副会長,応用物理学会九州支部理事,デバイス実装研究会 会長,NPO 法人半導体目利きボード理事長,2001 から半導体 実装国際ワークショップ MAP の実行委員長.