# ドリフト拡散デバイスシミュレーションを用いた実装応力に 起因するnMOSFETのDC特性変動評価手法

小金丸 正明\*,池田 徹\*\*, 宮崎 則幸\*\*, 友景 肇\*\*\*

An Evaluation Method for DC Characteristics Shifts in Resin-Molded nMOSFETs Using Drift-Diffusion Device Simulation

Masaaki KOGANEMARU<sup>\*</sup>, Toru IKEDA<sup>\*\*</sup>, Noriyuki MIYAZAKI<sup>\*\*</sup> and Hajime TOMOKAGE<sup>\*\*\*</sup>

\*福岡県工業技術センター機械電子研究所(〒807-0831 福岡県北九州市八幡西区則松3-6-1)

\*\*京都大学大学院工学研究科(〒606-8501 京都府京都市左京区吉田本町)

\*\*\*福岡大学工学部電子情報工学科(〒814-0180 福岡県福岡市城南区七隈8-19-1)

\*Mechanics & Electronics Research Institute, Fukuoka Industrial Technology Center (3-6-1 Norimatsu, Yahatanishi-ku, Kitakyushu-shi, Fukuoka 807-0831)

\*\*Department of Mechanical Engineering and Science, Graduate School of Engineering, Kyoto University (Yoshida-Honmachi, Sakyo-ku, Kyoto-shi, Kyoto 606-8501) \*\*\*Department of Electronics Engineering and Computer Science, Fukuoka University (8-19-1 Nanakuma, Jonan-ku, Fukuoka 814-0180)

概要 実装応力に起因するnMOSFETのDC特性変動を、ドリフト拡散デバイスシミュレーションにより評価する手法を検 討した。応力効果をデバイスシミュレーション上で取り扱うための電子移動度モデルを検討し、実験結果との比較からその妥 当性を検証した。この移動度モデルでは、応力によるSi伝導帯エネルギ変化、および伝導帯エネルギ変化によって引き起こさ れる電子存在確率と散乱確率の変化を考慮した。このシミュレーション手法を用いて、QFP樹脂封止にともなうnMOSFETの DC特性変動を評価した。その結果、実験で得られたドレイン電流の変動、しきい値電圧の挙動および相互コンダクタンスの 変動を再現することができた。

#### Abstract

The electronic performance of semiconductor devices is adversely affected by residual stress during various packaging processes. Very few attempts have been made to develop a simulation method for evaluating this issue. Therefore, we have verified a device simulation method for evaluating stress-induced effects on the DC characteristics of nMOSFETs. Our simulation model includes an electron mobility model that takes the stress effects into consideration. In the electron mobility model, two physical phenomena induced by stress were modeled: the change in the occupancy of electrons in the conduction band and the change in the average electron relaxation time. We evaluated the variation in the DC characteristics of nMOSFET during an actual resin-molding process (QFP process) using the developed device simulation method, and compared the simulation results with experimental results. Our findings show that the simulation method produced a reasonable approximation of the experimental results. It was demonstrated that the simulation is useful for evaluating stress-induced effects on the DC characteristics of nMOSFETs.

Key Words: Residual Stress, nMOSFET, DC Characteristics, Electron Mobility, Device Simulation

## 1. 緒 言

現在、電子機器の軽量・小型化を実現するために、電子 実装およびパッケージ形態の高密度化が急速に進んでい る<sup>1),2)</sup>。すなわち、MCP (Multi Chip Package)<sup>3)</sup>やSiP (System in Package)<sup>4)</sup>,部品内蔵基板<sup>5)</sup>などの研究開発および実用化 が精力的に進められている。このような新たな高密度実装 形態では、実装時の残留応力が増大する傾向にあり、この 残留応力が信頼性に係わるさまざまな問題を引き起こすた め、その対策が急務となっている。例えば、電子パッケー ジ中の半導体チップに生じた残留応力は、チップに形成さ れた半導体デバイスの電気的な動作特性を変動させ<sup>6)~8)</sup>, 最終的な電子機器製品に不具合を生じさせる。しかしなが ら,このような問題に的確に対処できる工学的知見に基づ いた汎用的な評価手法が確立しているとは言い難く,実装 メーカでは従来からの経験則に基づいた製品の設計・製造 が行われる場合が多い。したがって,実装工程で半導体 チップに発生する残留応力を適切に見積もり,残留応力に よる半導体デバイスの電気特性変動を予測できる評価技術 の確立が望まれている。

筆者らは、このような問題に対処する汎用的な方法とし てデバイスシミュレーション<sup>9,10</sup>の援用が有効であると考 え、シミュレーションモデル(移動度モデル)の検討を 行ってきた<sup>11),12)</sup>。ドリフト拡散モデルに基づくデバイスシ ミュレーションでは、応力の効果はキャリア移動度の変化 に集約される。n型半導体を念頭に置けば、Si結晶にひず

みが生じると伝導帯のエネルギが変化し、それに伴って電 気伝導に寄与する電子の存在確率および散乱確率が変調し て、電子移動度が変化することが知られている<sup>13)</sup>。これま で, Egley と Chidambarrao が応力による伝導帯および価電 子帯のエネルギ変化をキャリア(電子,正孔)存在確率の 変化に反映させたキャリア移動度モデルを提案し、このモ デルを用いたデバイスシミュレーションにより npn トラン ジスタにおける応力効果の評価を実施している<sup>14)</sup>。Moroz らは、Egley らの移動度モデルを用いてプロセス時の応力 に起因した電気特性変動をデバイスシミュレーションによ り評価している<sup>15)</sup>。また、Dharらは、Egleyらの移動度モ デルに電子散乱確率の変化を考慮した電子移動度モデルを 提案している<sup>16),17)</sup>。しかし現状では、応力に起因するデバ イスの電気特性変動に関してデバイスシミュレーションに よる評価例は他に見あたらず、評価モデル・手法に関して 実デバイスの実験結果と比較した実用的な検証がなされて いない。したがって、シミュレーション手法の確立のため には,実デバイスへの評価手法の適用と検証,評価結果の 蓄積が必要である。

そこで本研究では、応力効果を考慮する電子移動度モデ ルを用いてデバイスシミュレーションを実施し、実験結果 と比較することによって移動度モデルを含めたシミュレー ション手法の妥当性、有用性を検証することを目的とした。 応力による電子移動度変化において、電子存在確率および 緩和時間の変化を考慮するDharらの電子移動度モデルを 実際にデバイスシミュレーションで用い、デバイスの電気 特性変動シミュレーションを実施した。具体的には、QFP (Quad Flat Package)実装時の樹脂封止工程における残留応 力に起因した nMOSFET (n-type Metal Oxide Semiconductor Field Effect Transistor)の DC特性変動をシミュレーション し、実験結果との比較・検証を行った。

#### 実験結果

Fig. 1に、本研究で評価対象にした nMOSFET の断面構 造を模式的に示す。nMOSFET のゲート長さ、およびゲー ト幅はいずれも24 $\mu$ mである。ゲート長さが短いデバイス では応力に対するゲート長さ依存性の存在が指摘されてお り、その原因としてデバイスの微細構造に起因したチャネ ル領域の応力分布の影響<sup>19)</sup>が挙げられている。本研究では、応力分布 や寄生抵抗の影響<sup>19)</sup>が挙げられている。本研究では、応力分布 や寄生抵抗の影響を考慮する必要がないゲート長さを有す る試験デバイス(著者らの既報論文<sup>12)</sup>で検証済み、すなわ ちゲート長さ24 $\mu$ m)において実験結果を示し、デバイス シミュレーションを実施する。なお、素子分離酸化膜であ る LOCOS (Local Oxidation of Silicon)エッジからゲートエッ ジまでの距離は1.8 $\mu$ m である。nMOSFET は3 mm×3 mm× 0.3 mm の Si チップの(001)面に形成されており、電流が流 れるソース・ドレインの方向は (110) 方向である。この



Si (001) wafer

Fig. 1 Schematic cross-section of nMOSFET



Fig. 2 Schematic diagram of QFP

nMOSFET が形成されたSi チップがQFPに実装され,その 際の樹脂封止工程に起因してSi チップ,すなわちnMOS-FET に残留応力が生じている。Fig. 2 には,nMOSFET が実 装されたQFPの形状を示す。QFPの樹脂封止には線膨張係 数(CTE)が異なる2種類の樹脂(Resin A およびResin B)が 用いられており,それぞれのQFPでnMOSFET に発生する 残留応力が異なっている。以下では,Resin A (CTE: 12.2× 10<sup>-6/°</sup>C)を用いたQFPをQFP type A, Resin B (CTE: 30.1× 10<sup>-6/°</sup>C)を用いたQFPをQFP type B として区別する。

QFP 中におけるSi チップ表面の残留応力は、ピエゾ抵抗 テストチップおよび有限要素法熱弾性解析を用いてすでに 評価されている<sup>12),20)</sup>。その結果、Fig. 3に示すようにいず れのQFP 中においても、Si チップ上の応力が nMOSFET の ゲートと水平な面内(x-y 面内)で2軸等圧縮応力状態と 見なせることがわかっている。具体的には、QFP type A で  $\sigma_{xx} = \sigma_{yy} = -77$  MPa, QFP type Bでは $\sigma_{xx} = \sigma_{yy} = -152$  MPa であり、z方向(チップ面外方向)の垂直応力とすべての せん断応力をゼロと見なせる。これらの応力状態および応



力値の設定が妥当であることは、これらの応力値を用いて ピエゾ効果の関係<sup>21),22)</sup>から見積もられるnMOSFETのDC特 性変動量が、その実験結果と良い対応を示すことにより担 保されている<sup>12)</sup>。本研究では、これらの応力値に対応させ てnMOSFETのDC特性変動デバイスシミュレーションを実 施する。

Fig. 4 (a) および(b) には,QFP 樹脂封止にともなう nMOS-FET のドレイン電流変動の測定結果を例示する。1 軸負荷 の場合<sup>11)</sup>と同様に,樹脂封止にともないドレイン電流は減 少する。顕著なしきい値電圧の変動は見られない。また, より大きな残留応力が発生しているQFP type Bの方が,ド レイン電流の変動量が大きい。本研究では,Fig. 4に例示 する実験結果と比較することにより,電子移動度モデルお よびデバイスシミュレーションの妥当性を検証する。

## 3. デバイスシミュレーションのための電子移動度モ デル

#### 3.1 ひずみによる Si 伝導帯エネルギの変化

本研究ではnMOSFETを対象としているため、伝導帯お よび電子移動度について議論を進める。多バレーモデルに 基づけば、バルクSiの伝導帯エネルギの底(伝導バレー) は無負荷の状態で6重に縮退しており、その等エネルギ面 はk空間(波数空間)においてそれぞれの主軸方向を長軸 とする回転楕円体として表される<sup>23)</sup>。このとき、電子は有 効質量近似によりそれぞれの伝導バレーにおいて主軸方向 に有効質量 $m_{\rm L}^*$ ,電子移動度 $\mu_{\rm L}$ ,それと垂直方向に有効質 量 $m_{\rm T}^*$ ,電子移動度 $\mu_{\rm L}$ を有していると考える。なお、以下 では主軸をi軸(i=1,2,3)として表記する。

n型半導体においては、電気伝導に寄与する主なキャリ アは電子であり、電子電流(ドリフト電流)**J**は次式で表 される。

$$J = q \mu n \nabla \phi_n$$
 (1)  
ここで、 $q$ は電荷、 $\mu$ は電子移動度、 $n$ は電子数、 $\nabla \phi$ は電  
子擬フェルミポテンシャルの勾配である。式(1)を多バレー  
モデルにより書き直せば、次式のとおり表せる。



Fig. 4 Experimental results of drain current shift induced by resin-molding.

(a) QFP type A (Resin A), (b) QFP type B (Resin B)

$$\begin{pmatrix} J_1 \\ J_2 \\ J_3 \end{pmatrix} = q \begin{bmatrix} \mu_{\rm L} & 0 & 0 \\ 0 & \mu_{\rm T} & 0 \\ 0 & 0 & \mu_{\rm T} \end{bmatrix} \frac{n_1}{n} + \begin{pmatrix} \mu_{\rm T} & 0 & 0 \\ 0 & \mu_{\rm L} & 0 \\ 0 & 0 & \mu_{\rm T} \end{bmatrix} \frac{n_2}{n} + \begin{pmatrix} \mu_{\rm T} & 0 & 0 \\ 0 & \mu_{\rm T} & 0 \\ 0 & \mu_{\rm T} & 0 \\ 0 & 0 & \mu_{\rm L} \end{bmatrix} \frac{n_3}{n} n \begin{pmatrix} \partial_1 \phi \\ \partial_2 \phi \\ \partial_3 \phi \end{pmatrix}$$
(2)

なお、 $\partial_i = \partial/\partial x_i$ である。 $n_i$ はi軸に沿った伝導バレーにおける電子数であり、 $n = n_1 + n_2 + n_3$ である。したがって、電子移動度 $\mu_i$ は次式で与えられる。



バルクSiにおいては、無負荷の状態で6つの伝導バレーが 縮退しており等価であるため

$$\frac{n_1}{n} = \frac{n_2}{n} = \frac{n_3}{n}$$
(4)

となり、電流方向がいずれの方向であっても移動度は

$$\mu = \frac{\mu_{\rm L} + 2\mu_{\rm T}}{3} \tag{5}$$

で与えられ等方的となる。

一方, Si (001) MOS デバイスでは、反転層での電子が二 次元量子化される結果,エネルギ状態が2重縮退バレーと 4重縮退バレーに分岐する<sup>13),24)</sup>。このとき, Fig. 5 (a) に示す ように2重縮退バレーの基底サブバンドエネルギE<sub>0</sub>の方が, 4重縮退バレーの基底サブバンドエネルギE<sub>0</sub><sup>4</sup>よりも  $\Delta E_{u} = E_{0}^{4} - E_{0}^{2}$ だけ低くなる。このMOS反転層にひずみが生 じると、2重縮退バレーと4重縮退バレーの基底サブバン ドエネルギ差がさらに変調する。すなわち、本研究で評価 の対象とするFig.3に示す応力状態(チップ面内の2軸等 圧縮)では、Fig. 5 (b)に示すように変化する。このとき、 ひずみによる効果(伝導バンド端の変化)を含んだ2重縮 退バレーの基底サブバンドエネルギと4重縮退バレーの基 底サブバンドエネルギの差 $\Delta E_{s}$ は、 $\Delta E_{s} = \Delta E_{u} - \Delta E_{strain}$ で表 される。 $\Delta E_{\text{strain}}$ はひずみに起因した2重縮退バレーと4重 縮退バレーの変調差(伝導バンド端の変化分)である。本 研究では、無負荷の状態(Fig. 5 (a))の電気特性値を変動ゼ ロの基準とするため、ひずみによる変調差分 ΔE<sub>strain</sub>(つま り Fig. 5 (a) から Fig. 5 (b) への変調分)のみを考え電子移動

度の変化と対応させる。

このひずみによる伝導バレーのエネルギ変化は、変形ポ テンシャルモデル<sup>25)</sup>により求められる。すなわち、ひずみ による i 軸における Si 伝導バレーエネルギの変化  $\Delta E_i$ は次 式で表される。

 $\Delta E_i = \Xi_d (\varepsilon_{11} + \varepsilon_{22} + \varepsilon_{33}) + \Xi_u \varepsilon_{ii}$  (6) 式中の $\varepsilon_{ij}$ はひずみテンソル,  $\Xi_d$ および $\Xi_u$ は変形ポテンシャ ル定数である。本研究では, 式(6)を用いてひずみによる伝 導バレーのエネルギ変化量を算出し,以下で示す電子移動 度モデルを用いて電子移動度の変化を算出する。

#### 3.2 電子存在確率の変化

Egley と Chidambarrao は、ひずみによる移動度の変化を 各伝導バレーのエネルギ変化にともなう電子存在確率の変 化に帰着させたモデルを提案している<sup>14</sup>。本研究では、ひ ずみによる電子存在確率の変化を考慮するモデルとして、 この Egley らのモデルを用いた。ただし、電子の分布関数 としてマクスウェル・ボルツマン分布関数を用いて簡略化 を行った<sup>26)</sup>。本節の以下では、本研究で用いた Egley らの モデルを示す。すなわち、i軸に沿った伝導バレーにおける 電子存在確率  $v_i$ が、ひずみによる各伝導バレーのエネルギ 変化  $\Delta E_i$ を用いて次式で与えられる。

$$\boldsymbol{v}_{i} = \frac{\exp\left(-\frac{\Delta E_{i}}{k_{\mathrm{B}}T}\right)}{\sum_{i=1}^{3} \exp\left(-\frac{\Delta E_{i}}{k_{\mathrm{B}}T}\right)}$$
(7)

ここで、 $k_{\rm B}$ はボルツマン定数、Tは格子温度である。これ により、ひずみによる電子存在確率の変化を考慮した移動 度として、式(3)が次式に書き換えられる。





**Fig. 5 Si MOS conduction band energy in inversion layer.** <sup>13),24)</sup> (a) subband energy, unstrained condition, (b) subband energy, biaxial compressive stress condition.

この式(8)で表される移動度では、各伝導バレーの電子が有 する移動度の電流方向移動度への寄与分(これが各伝導バ レーの電子存在確率にあたる)が、ひずみに応じて変化す る。すなわち、伝導バレー間の電子存在確率の相対的な偏 差のみが電流方向の移動度変化に反映される。したがって、 各伝導バレーの移動度そのもの、すなわち式(8)中の $\mu_{\rm L}$ や  $\mu_{\rm T}$ はひずみによって変化しない。一方で、電子存在確率の 変化のみを考慮した場合、移動度変化におけるひずみの効 果を過小評価してしまうとの指摘がある<sup>15)</sup>。そこで次節で は、電子存在確率の変化に加えて電子散乱確率の変化を考 慮するため、ひずみによる電子散乱確率の変化を与えるモ デルを示す。

## 3.3 電子散乱確率の変化

ひずみが生じていない場合,伝導電子の移動度と緩和時 間 τの関係は次式で表される。

$$\mu = \frac{q\tau}{m_c^*} \tag{9}$$

 $m_{c}^{*}$ は伝導電子の有効質量であり、電流方向の総体的な移動度 $\mu$ に対応する。このとき、

$$\mu_{\rm L} = \frac{q\tau}{m_{\rm L}^*}, \quad \mu_{\rm T} = \frac{q\tau}{m_{\rm T}^*} \tag{10}$$

である。したがって、ひずみが生じることにより緩和時間 が変化すれば、各伝導バレーに存在する電子の移動度およ び電流方向の総体的な移動度も変化することになる。Fig. 6(a)に、バレー間散乱機構を模式的に図示する。バレー間 散乱には、Fig. 6(a)に示すように同一主軸上において等価 なバレー間の散乱(g過程)と、主軸が異なるバレー間の 散乱(f過程)が存在する<sup>24)</sup>。ひずみが生じていない場合、 g過程の緩和時間を $\tau_{0g}$ 、f過程の緩和時間を $\tau_{0f}$ とすると、 Matthiesson's ruleから $\tau_{0g}$ および $\tau_{0f}$ と $\tau$ の関係が次式で表 される。

$$\frac{1}{\tau} = \frac{1}{\tau_{0g}} + \frac{1}{\tau_{0f}}$$
(11)

この関係を用いれば,式(9)は次式のとおり書き換えられる。

$$\mu = \frac{q}{m_c^*} \cdot \frac{\tau_{0g} \cdot \tau_{0f}}{\tau_{0g} + \tau_{0f}}$$
(12)

Fig. 6(b)に示すように、ひずみにより各伝導バレーのエネ ルギが変化した場合は、 $\tau_{0g}$ は主軸上において等価なバレー 間散乱の緩和時間なので変化せず、一方、 $\tau_{0f}$ は伝導バレー 間のエネルギ差に応じて変化することになる。

以上の関係を前提に、Dharらは3.2で示したEgleyらの モデルを拡張し、伝導帯エネルギ変化にともなう電子存在 確率の変化に加えバレー間の散乱確率、すなわち緩和時間 の変化も考慮するモデルを提案している<sup>16)</sup>。本研究では、 デバイスシミュレーションで最終的に用いる移動度変化を、 Dharらのモデルを用いて算出した。本節の以下には、本研 究で用いたDharらのモデルを示す。まず、ひずみが生じた 後のf過程の緩和時間 τ<sub>fi</sub>が次式で定義される。

$$\frac{1}{\tau_{f,i}} = \frac{1}{\tau_{0f}} \cdot p_i \tag{13}$$

これによって、ひずみが生じた後のi軸上伝導バレーの電子が有する緩和時間  $\tau_{str.i}$ が次式で表される。

$$\frac{1}{\tau_{\text{str,i}}} = \frac{1}{\tau_{0g}} + \frac{1}{\tau_{f,i}}$$

$$= \frac{1}{\tau_{0g}} + \frac{1}{\tau_{0f}} \cdot p_i$$
(14)

なお, Dharらのモデルでは,式(14)の関係において不純物 による緩和時間の変化を考慮しているが,本研究ではデバ



(a) unstrained condition, (b) biaxial compressive stress condition.

イスシミュレーション実施の際に別途考慮する。f過程に 係わる緩和時間のひずみによる変化係数である<sub>pi</sub>は,次式 で与えられる。

$$p_{i} = \frac{\boldsymbol{g}\left(\frac{\Delta E_{i\rightarrow j}^{\text{emi}}}{k_{\text{B}}T}\right) + \boldsymbol{g}\left(\frac{\Delta E_{i\rightarrow j}^{\text{emi}}}{k_{\text{B}}T}\right) + \exp\left(\frac{\hbar\omega_{\text{opt}}}{k_{\text{B}}T}\right) \left\{\boldsymbol{g}\left(\frac{\Delta E_{i\rightarrow j}^{\text{abs}}}{k_{\text{B}}T}\right) + \boldsymbol{g}\left(\frac{\Delta E_{i\rightarrow j}^{\text{abs}}}{k_{\text{B}}T}\right)\right\}}{2\left\{\boldsymbol{g}\left(\frac{-\hbar\omega_{\text{opt}}}{k_{\text{B}}T}\right) + \Gamma\left(\frac{3}{2}\right)\right\}}$$
(15)

ここで,

$$\Delta E_{i \to j}^{\text{emi}} = \Delta E_j - \Delta E_i - \hbar \omega_{\text{opt}}$$

$$\Delta E_{i \to i}^{abs} = \Delta E_i - \Delta E_i - \hbar \omega_{opt} \tag{17}$$

(16)

であり、 $\hbar\omega_{opt}$ はフォノンエネルギである。この式(16)およ び式(17)中の $\Delta E_i$ が式(6)を用いて算出され、ひずみの効果 を反映する。なお、式(15)におけるg(s)は次式で定義され る。

$$\boldsymbol{g}(s) = \begin{cases} \exp(-s) \cdot \Gamma\left(\frac{3}{2}\right) & (\boldsymbol{\forall}_{s} > 0) \\ \exp(-s) \cdot \Gamma\left(\frac{3}{2}, -s\right) & (\boldsymbol{\forall}_{s} < 0) \end{cases}$$
(18)

 $\Gamma(3/2)=(\pi)^{1/2}/2$ であり、 $\Gamma(3/2, -s)$ は不完全ガンマ関数である。

本研究では、以上に示したDharらのモデルによってひず みによる電子散乱確率の変化を考慮する。次節では、3.2お よび本節で示したモデルから、デバイスシミュレーション で用いるための電子移動度モデルを定式化する。

#### 3.4 電子移動度モデルの定式化

本節では、3.2および3.3で示した電子移動度モデルに近 似、簡略化を適用し、実際にデバイスシミュレーションで 用いるための定式化を行う。本研究では、デバイスシミュ レータとして市販のHyDeLEOS<sup>TM</sup>(半導体先端テクノロ ジーズ製)を用いた。このデバイスシミュレータには、ひ ずみによる電子存在確率の変化のみを考慮したEgleyらの モデルが実装されている<sup>26)</sup>。

HyDeLEOS<sup>TM</sup>では、有限体積法により4.1に示すドリフト拡散モデルの基本方程式を離散化して解く。このとき、本来電子移動度は式(3)で示したようにテンソルで与えられるが、有限体積法でテンソル移動度を扱うのは計算の実行上困難であるため、スカラーの電流方向移動度が定義されている<sup>26)</sup>。また、デバイスシミュレーション上でひずみによる移動度変化を取り扱う際、ひずみの効果を考慮していない移動度に対する変化係数として与える。したがって以下では、まずひずみの効果を考慮した電流方向のスカラー移動度を定義し、ひずみが生じていない場合のスカラー移動度を定義し、ひずみが生じていない場合のスカラー移動度を定義し、ひずみが生じていない場合のスカラー移動度を定義し、ひずみが生じていない場合のスカラー移動度を定義し、

はじめに、3.2で示した電子存在確率の変化を考慮した電

流方向のスカラー移動度を示す。本研究で用いた nMOS-FET は電流方向が(001) 面内であるため、ソース・ドレイン 方向(x方向とする)と1軸がなす角をθとすれば、3軸周 りの回転を与えるテンソル**R**は次式で与えられる。

$$\boldsymbol{R} = \begin{pmatrix} \cos\theta & -\sin\theta & 0\\ \sin\theta & \cos\theta & 0\\ 0 & 0 & 1 \end{pmatrix}$$
(19)

これを用いて次式のとおり回転操作を行えば,式(8)で与えられた移動度はx方向の移動度を与える式に変換される。

$$\begin{pmatrix} \mu_{x} \\ \mu_{y} \\ \mu_{z} \end{pmatrix} = \mathbf{R}^{-1} \begin{pmatrix} v_{1}\mu_{L} + v_{2}\mu_{T} + v_{3}\mu_{T} & 0 & 0 \\ 0 & v_{1}\mu_{T} + v_{2}\mu_{L} + v_{3}\mu_{T} & 0 \\ 0 & 0 & v_{1}\mu_{T} + v_{2}\mu_{T} + v_{3}\mu_{L} \end{pmatrix} \mathbf{R}$$

$$(20)$$

なお,y方向を(001)面内でx方向と垂直な方向,z方向を (001)面外方向(3軸方向)とする。したがって,x方向 (ソース・ドレイン方向)の電流Lが次式で表される。

$$J_{x} = qn(\{(v_{1}\mu_{L} + v_{2}\mu_{T} + v_{3}\mu_{T})\cos^{2}\theta + (v_{1}\mu_{T} + v_{2}\mu_{L} + v_{3}\mu_{T})\sin^{2}\theta\}\partial_{x}\phi - \{(v_{1}\mu_{L} + v_{2}\mu_{T} + v_{3}\mu_{T})\sin\theta\cos\theta + (v_{1}\mu_{T} + v_{2}\mu_{L} + v_{3}\mu_{T})\sin\theta\cos\theta\}\partial_{v}\phi)$$

$$(21)$$

ここでHyDeLEOS<sup>TM</sup>では、電子擬フェルミポテンシャルの 勾配の向きと電流の向きが一致すると仮定し、実際に電圧 を印可するソース・ドレイン方向(x方向)では $\partial_x \phi$ が支 配的であるため $\partial_y \phi = 0$ と見なして、電流方向のスカラー移 動度を定義している<sup>26)</sup>。すなわち、

 $J_{x} = qn\{(v_{1}\mu_{L} + v_{2}\mu_{T} + v_{3}\mu_{T})\cos^{2}\theta + (v_{1}\mu_{T} + v_{2}\mu_{L} + v_{3}\mu_{T})\sin^{2}\theta\}\partial_{x}\phi$ (22)

となり、電流方向の移動度 $\mu_x$ が次式で与えられる。

$$\begin{split} \mu_{\rm x} = v_1(\mu_{\rm L} \cos^2\theta + \mu_{\rm T} \sin^2\theta) + v_2(\mu_{\rm T} \cos^2\theta + \mu_{\rm L} \sin^2\theta) + v_3\mu_{\rm T} \quad (23) \\ \mbox{ b.t. bis} \ ordermatrix o$$

$$f_{\text{str,pop}} = \frac{\mu_{\text{x}}}{\mu} = \frac{\nu_1(\mu_{\text{L}}\cos^2\theta + \mu_{\text{T}}\sin^2\theta) + \nu_2(\mu_{\text{T}}\cos^2\theta + \mu_{\text{L}}\sin^2\theta) + \nu_3\mu_{\text{T}}}{(\mu_{\text{L}} + 2\mu_{\text{T}})/3}$$
$$= \nu_1c_1 + \nu_2c_2 + \nu_3c_3$$

(24)

で定義される。式(24)中のciは

$$c_{1} = \frac{3}{1 + 2(m_{L}^{*}/m_{T}^{*})} \cdot \cos^{2}\theta + \frac{3(m_{L}^{*}/m_{T}^{*})}{1 + 2(m_{L}^{*}/m_{T}^{*})} \cdot \sin^{2}\theta \qquad (25)$$

$$c_2 = \frac{3(m_{\rm L}^*/m_{\rm T}^*)}{1 + 2(m_{\rm L}^*/m_{\rm T}^*)} \cdot \cos^2\theta + \frac{3}{1 + 2(m_{\rm L}^*/m_{\rm T}^*)} \cdot \sin^2\theta \qquad (26)$$

$$c_{3} = \frac{3(m_{\rm L}^{*} / m_{\rm T}^{*})}{1 + 2(m_{\rm L}^{*} / m_{\rm T}^{*})}$$
(27)

で与えられる。なお、本研究で用いた nMOSFET では、 ソース・ドレイン方向(x方向)が  $\langle 110 \rangle$  方向であるため  $\theta=45^{\circ}$ となる。以上から、ひずみによる各伝導バレー移動 度の電流方向移動度への寄与の割合のみが変化した移動度  $\mu_{\text{str,pop}}$ は、

(28)

 $\mu_{
m str, \, pop} = \mu \cdot f_{
m str, \, pop}$ で与えられることになる。

次に、電子存在確率の変化(Egleyらのモデル)に加え 電子散乱確率の変化も考慮するDharらのモデルを用い、デ バイスシミュレーションで最終的に用いる電流方向の移動 度変化係数を定義する。まず式(11)と式(14)から、ひずみ が生じた後のi軸上伝導バレーの電子が有する緩和時間の 変化係数f<sub>ri</sub>は次式で与えられる。

$$f_{\tau,i} = \frac{\tau_{\text{str},i}}{\tau} = \frac{1 + \frac{\tau_{0g}}{\tau_{0f}}}{1 + \frac{\tau_{0g}}{\tau_{0f}} \cdot p_i}$$
(29)

この式(29)における  $\tau_{0g}/\tau_{0f}$ は、ひずみが生じていない状態 でのf過程の緩和時間とg過程の緩和時間の比であり、以 下に示す関係<sup>16</sup>からその値を見積もった。(001)面内に2軸 引張りひずみが生じた場合を考えれば、Fig. 5(b)とは逆に4 重縮退バレーの基底サブバンドエネルギが2重縮退バレー よりも高くなる。これが十分大きなひずみの場合、すなわ ち4重縮退バレーと2重縮退バレーのエネルギ差が十分大 きな場合、2重縮退バレーから4重縮退バレーを占有するこ とになり、ひずみによる移動度の増加は飽和する。つまり、 (001)面内方向の飽和移動度 $\mu_{sat}$ が、2重縮退バレーにおけ る主軸と垂直方向の移動度のみを考慮し、かつ、式(11)に おいて1/ $\tau_{0f}$ ~0すなわち $\tau = \tau_{0g}$ と見なして次式で与えられ る。

$$\mu_{\rm sat} = \frac{q \tau_{0g}}{m_{\rm T}^*} \tag{30}$$

したがって、ひずみによる飽和移動度 $\mu_{sat}$ のひずみが生じ ていない状態の移動度(式(12))に対する増加率 $\mu_{sat}/\mu$ が

$$\frac{\mu_{\text{sat}}}{\mu} = \frac{m_c^*}{m_T^*} \left( 1 + \frac{\tau_{0g}}{\tau_{0f}} \right) \tag{31}$$

で与えられる。 $\tau_{g}/\tau_{0f}$ を与える式に変形すれば,

$$\frac{\tau_{0g}}{\tau_{0f}} = \frac{\mu_{\text{sat}}}{\mu} \cdot \frac{m_{\text{T}}^*}{m_{\text{c}}^*} - 1 \tag{32}$$

が得られる。本研究では、文献<sup>13)</sup>から(001)面内の2軸引張 りひずみによる飽和移動度の増加率( $\mu_{sat}/\mu$ )を1.7と見なし、 式 (32)を用いて  $\tau_{0g}/\tau_{0f}$ の値を決定した。 具体的には  $\tau_{0g}/\tau_{0f}$ =0.25となり、この値を式(29)に適用してi軸上伝導 バレーの電子が有する緩和時間の変化係数f<sub>x1</sub>を算出した。

以上から、HyDeLEOS<sup>TM</sup>に実装されている電子存在確率 の変化を考慮するEgleyらのモデル<sup>14)</sup>を拡張し、Dharらの モデル<sup>16)</sup>を用いて電子散乱確率の変化を考慮した形で、デ バイスシミュレーションで最終的に用いる電流方向の移動 度変化係数 $f_{\text{str, tot}}$ を定義した。すなわち、式(24)において式 (29)を用いて各伝導バレーの緩和時間の変化を考慮するこ とにより $f_{\text{str, tot}}$ が次式で与えられる。

 $f_{\text{str, tot}} = v_1 c_1 \cdot f_{\tau, 1} + v_2 c_2 \cdot f_{\tau, 2} + v_3 c_3 \cdot f_{\tau, 3}$  (33) しがたって,ひずみの効果を考慮した電流方向の総体のス カラー移動度 $\mu_{\text{str, tot}}$ が,次式を用いて得られる。

 µ<sub>str, tot</sub> = µ·f<sub>str, tot</sub>
 (34)
 次節では、式(33)を用いて算出される移動度変化率を実験
 結果と比較し、移動度モデルの妥当性を検証する。

#### 3.5 実験結果との比較と考察

本研究では、3.1 で述べたとおり、ひずみに起因した各伝 導バレーエネルギの変化分のみを移動度変化におけるひず みによる影響分と見なす。本節では、2.で示したQFP実装 における残留応力(ひずみ)に対応する移動度変化率を、 式(33)により算出して実験結果と比較した。すなわち具体 的な応力値として、 $\sigma_{11} = \sigma_{22} = -77$  MPaまたは $\sigma_{11} = \sigma_{22} = -152$  MPを適用した。その際、応力はSi の弾性コンプライ アンス<sup>27)</sup>を用いてひずみに変換した。これらの応力値に対 し、式(6)を用いて各伝導バレーのエネルギ変化を算出し、 式(33)を用いて移動度変化係数 $f_{\text{str, tot}}$ を求めた。その際、格 子温度 T は 300 K とし、フォノンエネルギ  $\pi \omega_{\text{opt}}$ の値は文 献<sup>28)</sup>から61.2 meV とした。また、変形ポテンシャル定数  $\Xi_u$ の値も、文献<sup>28)</sup>から10.5 eV とした。

Fig. 7に,式(33)を用いて移動度変化率  $\Delta \mu / \mu$ (%)を算出し た結果を示す。ここで移動度変化率  $\Delta \mu / \mu$  は次式で定義さ れる。

$$\frac{\Delta\mu}{\mu} = \frac{\mu_{\text{str,tot}} - \mu}{\mu} = f_{\text{str,tot}} - 1 \tag{35}$$

Fig. 7には,比較のため実験結果から求めた移動度変化率<sup>12)</sup>も同時に示している。さらにFig. 7には,式(24)で与え られる伝導バレー間の電子存在確率の相対的な偏差のみを 電流方向の移動度変化に反映させたモデルで得られた移動 度変化率もあわせて示す。

Fig. 7に示す結果から、応力効果として伝導バレー間の 電子存在確率の相対的な偏差のみを考慮したモデル(式 (24))、電子存在確率の変化に加えて各伝導バレーに存在す る電子の散乱確率の変化も考慮したモデル(式(33))、これ らいずれのモデルにより算出される移動度変化も実験結果 と定性的に一致することがわかった。すなわち、本研究で 評価を実施した応力範囲では、2軸圧縮応力の増大にとも なって移動度変化率が単調に減少し、この傾向は実験結果 と移動度モデルによる算出結果で一致している。また、電



Fig. 7 Comparison with experimental results and electron mobility model

子の散乱確率の変化を考慮することにより,考慮しない場 合に比較して応力に対する移動度の変化はわずかに大きく なり,実験結果に対して定量的に近づく傾向であることが わかった。この結果は,Si結晶に生じたひずみが,主に電 子の存在確率および散乱確率の変化を引き起こすという指 摘<sup>13)</sup>と一致する。一方で,定量的には実験結果と差が生じ ており,移動度モデルで算出される移動度変化率が実験結 果のおよそ半分となった。本研究で示した移動度モデルで は、変形ポテンシャル定数の値やフォノンエネルギの値を パラメータとし,Fig.7に示す結果はこれらのパラメータ 値として文献値を用いている。変形ポテンシャルの値につ いては数多くの報告があり,その計算方法が確立している 一方,その計算結果は計算に用いるパラメータに依存して おり確定していないと認識されている<sup>29)</sup>。

そこで本研究では、移動度モデルによる算出結果が実験 結果の傾向を再現していることから、変形ポテンシャル定 数  $\underline{s}_u$ の値をフィッティングパラメータとし、 $\underline{s}_u$ の値を変 化させて算出される移動度変化率を実験結果と比較した。 具体的には、Fig. 7に示す結果の算出に用いた  $\underline{s}_u$ の文献値 (10.5 eV)<sup>28)</sup>の1.5倍および2倍の値を用いて移動度変化率を 算出した。それらの結果を、実験結果と比較してFig. 8に 示す。Fig. 8に示す結果から、 $\underline{s}_u$ =21 eV とした結果は定量 的にも実験結果とよく一致しており、本研究で定式化した 移動度モデルを用いて実験結果を再現できることがわかっ た。次章では、この結果を用いてデバイスシミュレーショ ンを実施する。以上、本研究で定式化した移動度モデル は、実際の電子パッケージの実装工程で生じたゲート水平 面内での2軸等負荷に対して、その負荷に起因した移動度 変化率を評価するモデルとして妥当であると考えられる。



Fig. 8 Variation of mobility change with deformation potential  $\Xi_{u}$ 

しかしながら、モデルに用いる物理パラメータ値について はさらなる検証を要する。

一方,1軸負荷における移動度変化について考察すると, 本研究で示した移動度モデルでは電流方向への負荷によっ て電流方向の移動度変化もそれと垂直方向の移動度変化も 同じとなり,負荷方向により応力感度に違いが生じる実験 結果<sup>11)</sup>に反する。この1軸応力感度における負荷方向依存 性については,1軸負荷においては各伝導バレーに存在す る電子の有効質量が変化するとの指摘がある<sup>30)</sup>。また,3 軸上バレーの変化の異方性を考慮したピエゾ効果モデルも 検討されている<sup>31)</sup>。しかし現状では,1軸応力感度におけ る負荷方向依存性の物理モデルは明確ではなく,1軸負荷 の効果を定性的に評価できる移動度モデルの構築が今後の 検討課題として残されている。

#### 4. デバイスシミュレーション

#### 4.1 ドリフト拡散モデル

ドリフト拡散モデル<sup>9),10)</sup>では、キャリア(電子、正孔) の挙動を流体近似することによりデバイスの電気的応答を シミュレーションする。すなわち、以下に示すポアソン方 程式(式(36))、電流連続方程式(式(37))および電流密度 方程式(式(38))からなる基本方程式を、数値解析ソル バー(すなわちデバイスシミュレータ)を用いて自己無撞 着的に解く。

$$-\nabla^2 \psi = \frac{q}{e} \left( N_{\rm D} - n + p - N_{\rm A} \right) \tag{36}$$

$$\frac{\partial n}{\partial t} = \frac{1}{q} \nabla \boldsymbol{J}_{\mathrm{n}} - \boldsymbol{G}$$
(37)

なお、連続方程式および密度方程式に関しては電子に関す る式のみを示している。式中、 $\psi$ は静電ポテンシャル、qは電荷、eは誘電率である。また、 $N_D$ および $N_A$ はそれぞれ ドナー濃度とアクセプタ濃度、nおよびpはそれぞれ電子 濃度と正孔濃度である。 $J_n$ は電子電流、Gはキャリア生成 再結合速度であり、Eおよび $D_n$ はそれぞれ電界と電子の拡 散係数である。式(38)中の $\mu_n$ が(電子)移動度であり、流 体近似されたキャリアの挙動を特徴づけ、したがって、応 力(ひずみ)の効果はこの移動度に反映される。すなわち、 3.で示した電子移動度モデルを用いて応力効果を考慮した 移動度変化係数を算出し、デバイスシミュレーション実行 時に入力パラメータとして与えた。

#### 4.2 シミュレーションモデルおよび条件

デバイスシミュレーションモデルとして、Fig. 9に模式 的に示す2次元モデルを作製した。具体的には、シリコン 基板、ゲート酸化膜、ゲートポリシリコンを形状としてモ デル化した。Fig. 10に要素分割図を示す。要素分割の際、 電流密度が大きくなる LDD (Lightly Doped Drain)領域の分 割密度を大きくした。Fig. 10には、LDD領域を拡大して示 している。総節点数は55125である。デバイスシミュレー ションモデルに適用した不純物濃度分布は、プロセスシ ミュレーションによって得られた不純物濃度分布を簡略化 して用いた。Fig. 11には、本研究で用いた不純物濃度分布 を示す。Fig. 11では、Fig. 11 (a)に示す位置(図中のLine 1~4) での不純物濃度分布をFig. 11 (b), (c), (d)および(e)に 示している。なお、プロセスシミュレーションによる不純 物濃度分布は、デバイスメーカより提供を受けた。

本研究では、応力効果以外に起因する移動度変化も考慮 した。すなわち、本研究で使用した HyDeLEOS<sup>TM</sup>には、 フォノン散乱の影響による移動度変化(格子温度依存性), クーロン散乱の影響による移動度変化(不純物濃度依存 性)、シリコン・酸化膜界面での表面ラフネス散乱などの 影響による移動度変化(垂直方向電界依存性)およびチャ ネルに水平な方向の電界によるキャリアのドリフト速度の 飽和を考慮した移動度変化(水平方向電界依存性)が移動 度モデルとして実装されている<sup>26)</sup>。本研究では、(1)格子温 度依存モデルとしてLatticeScatt モデル<sup>32)</sup>, (2)不純物濃度 依存モデルとして MujtabaCoulomb モデル<sup>33)</sup>, (3) 垂直電界 依存モデルとしてShinモデル<sup>34)</sup>および(4)水平電界依存モ デルとして Scharfetter モデル<sup>35)</sup>をそれぞれ用いた。格子温 度は300Kとした。これにより、実効電界に依存した移動 度の変化<sup>36)</sup>などは考慮されることになる。また、3.で示し た応力効果を考慮するための移動度モデルでは、Dhar らの モデル<sup>16</sup>で考慮されている不純物による緩和時間変化を省 いたが、本章で実施するデバイスシミュレーション上では (2)により考慮される。



Fig. 9 Schematic diagram of nMOSFET model for device simulation



応力効果として、QFPの実装応力(Fig. 3)に対応する移動 度変化を、Fig. 9のSi基板部分に一様に与えた。具体的に は、ゲートに水平な面内(x-y面内)方向の応力値( $\sigma_{xx}$ お よび $\sigma_{yy}$ )として、 $\sigma_{xx} = \sigma_{yy} = -77$  MPaまたは $\sigma_{xx} = \sigma_{yy} =$ -152 MPaの値を用い、式(33)の移動度モデルを用いて移動 度変化係数 $f_{str, tot}$ を算出した。算出した移動度変化係数 $f_{str, tot}$ を上述(1)~(4)が考慮された移動度(モデル上のk番目の節 点での値を $\mu_k$ とする)に乗じることにより、デバイスシ ミュレーション上で用いられる最終的な実効移動度を得た。 すなわち、モデル上のk番目の節点においてデバイスシミュ レーション上で最終的に用いられる実効移動度を $\mu_{eff,k}$ とす れば、 $\mu_{eff,k}$ は次式で与えられる。

 $\mu_{\text{eff,k}} = \mu_k f_{\text{str, tot}}$  (39) 実際の取り扱いでは、移動度変化係数 $f_{\text{str, tot}}$ を別途算出し、 デバイスシミュレーション実行時に $\mu_k$ に乗じられる入力パ ラメータとして与えた。

電気的境界条件としては、ソース電極、ドレイン電極、 ゲート電極およびバックゲートに2.で示した実験と同様の 条件を施した。具体的には、ソース電極とドレイン電極間 を0.1Vに固定し、バックゲートを地接(0V)した。ゲート電 圧を0Vから5Vまで掃引し、ドレイン電流の変化をシミュ レーションした。

#### 4.3 シミュレーション結果と考察

Fig. 12には、デバイスシミュレーションの結果としてドレイン電流の変化を示す。まず、無負荷での結果について





Fig. 4に示した実験結果と比較すると、しきい値電圧の値 はほぼ一致している。ドレイン電流値は、シミュレーショ ン結果の方が実験結果よりも多少大きくなったが、実際の デバイスが有する個体差を考慮すれば十分な精度で一致し ている。次に、応力によるドレイン電流変化のシミュレー ション結果では、今回入力したゲート水平面内の2軸圧縮 応力によりドレイン電流が減少し、圧縮応力が大きくなる ほどドレイン電流の減少が大きくなった。さらに、しきい 値電圧の変動は見られなかった。すなわちこれらの結果も、 Fig. 4に示した実験結果と一致している。Fig. 13には、Gm (相互コンダクタンス)変化率のデバイスシミュレーショ ン結果を既報<sup>12)</sup>の実験結果と比較して示す。なお、Gm値 はドレイン電流曲線におけるゲート電圧2Vでの接線の傾 きとして算出した。Gmはいわゆる増幅率であり、トラン ジスタ性能を表す重要な基本特性の1つである。また、こ れまでにも応力に対するGmの変化に関する評価が報告さ れている<sup>6),18)</sup>。Fig. 13に示すとおり、Gm変化率のシミュ レーション結果と実験結果はよく一致した。Gm変化率を 定量的に見ると、実験結果も含めてFig. 8で示した移動度 変化率とほぼ同じであった。すなわち、本研究で用いた nMOSFETでは、応力によるGm変化率の変動は応力によ る移動度変動を定量的に反映すると考えられる。以上、応



Fig. 12 Device simulation results of drain current shift under stress



Fig. 13 Device simulation results of Gm change induced by stress

力効果を考慮した移動度モデルを用いてデバイスシミュ レーションを実施し、2.で示した範囲の実験結果をシミュ レーションできることを示した。

本研究で実施したデバイスシミュレーションでは、シ ミュレーション実行時に使用される移動度(実効移動度  $\mu_{\rm eff,k}$ )はモデル節点で異なるが、デバイス中の応力分布を 一様と仮定しているため、加味されている応力効果(移動 度変化係数 $f_{\rm str, tor}$ )は節点によらず一定である。本研究で評 価したデバイスよりさらに微細なデバイスでは、微細構造 に起因した応力分布の効果<sup>18)</sup>が顕在化することも考えられ る。したがって、微細デバイスの評価には、その微細構造 に起因した応力分布を有限要素法解析などにより見積も り、デバイスシミュレーション上で考慮できる手法が必要 であると考えられる。その際、今回は比較的簡単な2次元 のデバイスシミュレーションモデルを用いているが、プロ セスシミュレータなどを用いて3次元のシミュレーション モデルを作製する必要もあると考えられる。このようなシ ミュレーション手法の高度化は、応力感度のデバイス形状 依存性<sup>12</sup>などのメカニズム解明に有用であると考えられる。

また、本研究の評価は実装時の残留応力を念頭に置いて おり、デバイス形成後の状態を応力ゼロ、すなわち特性変 動ゼロの基準にしている。したがって、プロセス時の酸化 膜形成などに起因した'真性応力'による特性変動は考慮 していない。しかしながら、何らかの方法でプロセス時に 発生する残留応力を見積もることができれば、その応力値 を入力データとすることで同様の手法によりプロセス時の 特性変動評価が可能となる。この評価スキームは、現在研 究開発が活発に行われている'歪み'Siのデバイス設計、 評価にも用いることができる。

以上,半導体デバイスの応力効果におけるデバイスシ ミュレーションを用いた評価手法は応用範囲が広く,工学 的に有用な手法であると考えられる。今後,さらに多くの 実デバイスへのシミュレーションの適用とシミュレーショ ン手法の検証が望まれる。

#### 5. 結 論

本研究では、デバイスシミュレーションを用いた応力に 起因する nMOSFET の DC 特性変動評価手法を示した。具 体的には、応力(ひずみ)による Si 伝導帯エネルギの変 化、および伝導帯エネルギ変化によって引き起こされる電 子存在確率と散乱確率の変化を考慮した電子移動度モデル について検討を行った。

実験結果と比較することにより移動度モデルの妥当性を 検証した結果,実験結果から得られる移動度変化率を再現 できることを示した。ただし,1軸負荷における移動度変 化については,その物理現象の反映においてさらに検討を 要することがわかった。この電子移動度モデルを用いてド リフト拡散デバイスシミュレーションを実施し,応力に起 因する nMOSFET のDC特性変動を評価した。その結果,本 研究で示したデバイスシミュレーション手法により,実装 時の残留応力に起因するドレイン電流の変動,しきい値電 圧の挙動および相互コンダクタンスの変動をシミュレー ションできることを示した。すなわち,デバイスシミュ レーションを用いた評価手法は,応力に起因する半導体デ バイスの電気特性変動に対して有効である。今後,さらな る移動度モデルの高度化,およびシミュレーション手法の 汎用性向上が期待される。 謝 辞

本研究を実施するにあたり,実験にご協力いただいた新 日本無線 吉田誠一郎氏,ならびにミツミ電機 井芹陽一 氏に感謝いたします。

本研究の一部は, 文部科学省知的クラスター創成事業 (第II期)の支援による。

(2008.6.25-受理)

### 文 献

- 電子情報技術産業協会: "2007年度版日本実装技術ロード マップ", 2007
- 嶋田勇三: "先端実装技術の動向と今後の展望", 電子情報 通信学会論文誌, (C), Vol. J88-C, No. 11, pp. 827–838, 2005
- エレクトロニクス実装学会半導体パッケージ技術委員会: "半導体実装・チップ積層技術の最新動向と今後の課題",エレクトロニクス実装学会誌, Vol. 10, No. 1, pp. 38–41, 2007
- 赤沢 隆: "SiPの最新技術動向",エレクトロニクス実装学 会誌, Vol. 10, No. 5, pp. 363–367, 2007
- 5) エレクトロニクス実装学会配線板製造技術委員会: "部品 内蔵基板の現状と展望", エレクトロニクス実装学会誌, Vol. **11**, No. 1, pp. 14–18, 2008
- 三浦英生,西村朝雄: "パッケージング応力起因の半導体 素子特性変動",日本機械学会論文集,A編,Vol. 61,No. 589,pp. 1957–1964, 1995
- H. Ali: "Stress-Induced Parametric Shift in Plastic Packaged Devices", IEEE Transactions on Components, Packaging, and Manufacturing Technology, Vol. 20, Part B, No. 4, pp. 458–462, 1997
- 8) 池田晃裕,浜口 淳,小木博志,岩崎一也,服部励治,黒 木幸令:"チップスタック型マルチチップ実装における MOS-FET の移動度の変動について",電子情報通信学会論文誌, (C), Vol. **J88-C**, No. 11, pp. 866–873, 2005
- C. M. Snowden: "Introduction to Semiconductor Device Modeling", World Scientific, 1986
- 10) 冨澤一隆: "半導体デバイスシミュレーション"、コロナ社、 1996
- 小金丸正明,池田 徹,宮崎則幸,友景 肇: "実験とデ バイスシミュレーションによる nMOSFET の応力に起因し た DC 特性変動評価",電子情報通信学会論文誌(C), Vol. J90-C, No. 4, pp. 351–362, 2007
- 小金丸正明,池田 徹,宮崎則幸,友景 肇: "樹脂封止 実装時の残留応力に起因した nMOSFET の DC 特性変動評 価と電子移動度モデルに関する検討",電子情報通信学会論 文誌(C), Vol. **J91-C**, No. 4, pp. 257–272, 2008
- 13) 高木信一: "Si系高移動度 MOS トランジスタ技術",応用物 理, Vol. **74**, No. 9, pp. 1158–1170, 2005
- J. L. Egley and D. Chidambarrao: "Strain Effects on Device Characteristics: Implementation in Drift-Diffusion Simulators",

Solid-State Electronics, Vol. 36, No. 12, pp. 1653–1664, 1993

- V. Moroz, N. Strecker, X. Xu, L. Smith and I. Bork: "Modeling the Impact of Stress on Silicon Processes and Devices", Materials Science in Semiconductor Processing, Vol. 6, pp. 27–36, 2003
- S. Dhar, H. Kosina, V. Palankovski, S. E. Ungersboeck and S. Selberherr: "Electron Mobility Model for Strained-Si Devices", IEEE Transactions on Electron Devices, Vol. 52, No. 4, pp. 527–533, 2005
- S. Dhar, E. Ungersböck, H. Kosina, T. Grasser and S. Selberherr: "Electron Mobility Model for, (110) Stressed Silicon Including Strain-Dependent Mass", IEEE Transactions on Nanotechnology, Vol. 6, No. 1, pp. 97–100, 2007
- 18) A. Hamada, T. Furusawa, N. Saito and E. Takeda: "A New Aspect of Mechanical Stress Effects in Scaled MOS Devices", IEEE Transactions on Electron Devices, Vol. 38, No. 4, pp. 895–900, 1991
- A. T. Bradley, R. C. Jaeger, J. C. Suhling and K. J. O'Connor: "Piezoresistive Characteristics of Short-Channel MOSFETs on (100) Silicon", IEEE Transactions on Electron Devices, Vol. 48, No. 9, pp. 2009–2015, 2001
- 20) 小金丸正明,池田 徹,宮崎則幸: "ピエゾ抵抗テストチッ プと有限要素法解析を用いた樹脂封止に起因する半導体 チップ表面の残留応力評価",エレクトロニクス実装学会誌, Vol. 9, No. 3, pp. 186–194, 2006
- C. S. Smith: "Piezoresistance Effect in Germanium and Silicon", Physical Review, Vol. 94, No. 1, pp. 42–49, 1954
- 22) Y. Kanda: "A Graphical Representation of the Piezoresistance Coefficients in Silicon", IEEE Transactions on Electron Devices, Vol. **ED-29**, No. 1, pp. 64–70, 1982
- K. Seeger: "Semiconductor Physics", Springer-Verlag, 4th ed., 1989
- 24) S. Takagi, J. L. Hoyt, J. J. Welser and J. F. Gibbons: "Comparative Study of Phonon-Limited Mobility of Two-Dimensional Electrons in Strained and Unstrained Si Metal-Oxide-Semiconductor Field-effect Transistors", Journal of Applied Physics, Vol. 80, No. 3, pp. 1567–1577, 1996
- 25) C. Herring and E. Vogt: "Transport and Deformation-Potential Theory for Many-Valley Semiconductors with Anisotropic Scattering", Physical Review, Vol. **101**, No. 3, pp. 944–961, 1956
- 26) 半導体先端テクノロジーズ: "3次元デバイスシミュレータ
   HyDeLEOS ver.3.1 ユーザーズマニュアル", 2000
- 27) J. J. Wortman and R. A. Evans: "Young's Modulus, Shear Modulus, and Poisson's Ratio in Silicon and Germanium", Journal of Applied Physics, Vol. 36, No. 1, pp. 153–156, 1965
- 28) M. V. Fischetti and S. E. Laux: "Band Structure, Deformation Potential, and Carrier Mobility in Strained Si, Ge, and SiGe Al-

loys", Journal of Applied Physics, Vol. **80**, No. 4, pp. 2234–2252, 1996

- 29) 浜口智尋:"半導体物理", 朝倉書店, pp. 209-211, 2001
- 30) K. Uchida, T. Krishnamohan, K. C. Saraswat and Y. Nishi: "Physical Mechanisms of Electron Mobility Enhancement in Uniaxial Stressed MOSFETs and Impact of Uniaxial Stress Engineering in Ballistic Regime", International Electron Devices Meeting, pp. 135–138, 2005
- Y. Kanda and K. Suzuki: "Origin of the Shear Piezoresistance Coefficient π<sub>44</sub> of n-Type Silicon", Physical Review B, Vol. 43, No. 8, pp. 6754–6756, 1991
- 32) S. M. Sze: "Physics of Semiconductor Devices", John Willey & Sons, Inc., 2nd ed., 1981
- S. A. Mujtaba: "Advanced Mobility Models for Design and Simulation of Deep Submicrometer MOSFETs", Ph. D disserta-

tion, Stanford University, 1995

- 34) H. Shin, A. F. Tasch, J. R., C. M. Maziar and S. K. Banerjee: "A New Approach to Verify and Derive a Transverse-Field-Dependent Mobility Model for Electrons in MOS Inversion Layers", IEEE Transactions on Electron Devices, Vol. 36, No. 6, pp. 1117–1124, 1989
- 35) D. L. Scharfetter and H. K. Gummel: "Large-signal Analysis of a Silicon Read Diode Oscillator", IEEE Transactions on Electron Devices, ED-16, No. 1, pp. 64–77, 1969
- 36) K. Uchida, R. Zednik, C. H. Lu, H, Jagannathan, J. McVittie, P. C. McIntyre and Y. Nishi: "Experimental Study of Biaxial and Uniaxial Strain Effects on Carrier Mobility in Bulk and Ultra-thin-Body SOI MOSFETs", International Electron Devices Meeting, pp. 229–232, 2004