日本機械学会論文集(A編) 76巻762号(2010-2)

論文 No.09-7026

# 多層基板の熱変形挙動の予測 およびそのパッケージの反り解析への適用\*

松 田 和 敏<sup>\*1</sup>, 池 田 徹<sup>\*2</sup>, 宮 崎 則 幸<sup>\*3</sup>

# Prediction of Thermal Deformation of Multi-Layered Substrate, and Its Application to Warpage Analysis of Package

Kazutoshi MATSUDA\*4, Toru IKEDA and Noriyuki MIYAZAKI

\*\* SiP Design Department LSI Assy Engineering Division, Sony Semiconductor Kyushu Corporation Oita Technology Center, 3319-2 Owara, Kunisaki-machi, Kunisaki-shi, Oita, 873-0511 Japan

In electronic packages such as a BGA package, decrease of package warpage in the temperature range where the package is used is a key issue in order to enhance the reliability of solder connection and to reduce the number of defective packages. If we can predict the package warpage accurately in the design stage of electronic packaging by using a simulation method, we can make use of such a prediction to enhance the reliability of electronic packaging. We need the material properties of silicon chip, molding resin and printed circuit board (PCB) used as a substrate to predict the package warpage. Among them, PCBs have multi-layered structures, and each layer has a complicated structure such as fine and high density wiring pattern. In the present study, we propose a method for predicting the thermal deformation of PCB using a finite element viscoelastic analysis, in which the complicated structure of each layer in PCB is taken into account. The apparent coefficient of thermal results to show the effectiveness of the proposed method. Furthermore, it is shown that the warpage of a package consisting of a silicon chip and a substrate (PCB) can be predicted using the apparent CTE of PCB.

Key Words: Finite Element Method, Viscoelastic Analysis, Printed Circuit Board, Warpage, Coefficient of Thermal

1. 緒 言

電子機器の実装部品に使われている BGA(Ball Grid Array), LGA(Land Grid Array)などの半導体 パッケージにおいて,実装温度領域における反り量の 低減は,製品歩留まりや,はんだの接続信頼性を保証 する上で重要である。そのためには,パッケージの設 計段階から反りを正確に予測する必要があり,有限要 素法(以下,FEM と呼ぶ)などを用いたシミュレーシ ョン技術の導入が不可欠になりつつある。パッケージ の反りは,それを構成するシリコンチップ,モールド 樹脂,プリント配線板(以下,基板と呼ぶ)などの線膨 張係数のミスマッチから発生する。そのため,パッケ ージ構成材料の一つである基板の見かけの線膨張係数

- \*3 正員,フェロー,京都大学大学院工学研究科.
- E-mail: Kazutoshi. Matsuda@jp.sony.com

を設計段階から正確に予測できれば、精度の高い反り のシミュレーションが可能になる。

近年の基板は、電子機器の薄型・小型化・高性能化 に伴い、薄型化・配線パターンの微細化・高密度化が 要求されている。その実現のため、2層貫通基板から、 より高密度微細配線が可能な薄型多層構造のビルドア ップ基板へと推移している。このため、基板の見かけ の線膨張係数を正確に求める上で重要になるのは、評 価する基板の構成材料の物性値を試験から正確に求め ることである。その際、基板構成材料に用いられる高 分子材料は、時間と温度によって、その熱的・機械的 性質が著しく変化する、いわゆる粘弾性挙動を示すこ とから、粘弾性物性の測定も必要不可欠である。

次に重要になるのは、微細な銅配線の影響を考慮す ることである。同じ構成材料・構造でも配線の違いで 基板の反り量など熱変形挙動が異なることが知られて いる<sup>(1)(2)</sup>.しかし、構成材料の粘弾性挙動に加え銅配 線の影響までを考慮した研究事例は少ない。銅配線の 影響を基板の熱変形のシミュレーションに考慮する場 合、パッケージに用いられる配線幅 0.1 mm 以下の配

<sup>\*</sup> 原稿受付 2009年8月3日.

<sup>\*&</sup>lt;sup>1</sup> 正員, ソニーセミコンダクタ九州(株)(**1**873-0511 国東市 国東町小原 3319-2).

<sup>\*2</sup> 正員,京都大学大学院工学研究科(● 608-8501 京都市左京 区吉田本町).

線形状を正確にモデル化するには、メッシュサイズは 0.1 mm以下にする必要がある。そのため、配線幅が 1.0 mmの評価基板での反り研究<sup>(3)</sup>や、モジュール用 基板などを用いての最小メッシュサイズ 0.5 mm で 配線をモデル化した反り研究<sup>(4)</sup>の解析手法では、半導 体パッケージ用基板の 0.1 mm以下の配線をモデル 化できず、評価には適用できない。また、ソリッド要 素を用いて、配線や絶縁材料を貫通するビア配線の熱 変形を解析し、その結果をもとに、シェル要素を用い てモデル化して、基板の熱変形をシミュレーションし、 基板の見かけの弾性率・見かけの線膨張係数を算出す る研究<sup>(5)</sup>も行われているが、この場合、ソリッド要素 とシェル要素を用いた二度のモデリングが必要であ る.

そこで、本研究では、簡易的に半導体パッケージ用 基板の見かけの線膨張係数を予測する方法として、基 板配線 CAD データから直接, FEM 用のシェル要素 を生成するプログラムを開発し、基板構成材料の物性 データから、2 層貫通基板と4 層ビルドアップ基板の 見かけの線膨張係数を精度よく算出する方法を提案す る. さらに、計算で求めた見かけの線膨張係数を用い て Flip Chip パッケージの反り挙動を精度よく解析で きることも示す。今回開発した技術は、半導体パッケ ージの開発で実用化しており、配線 CAD データを元 にした反りのシミュレーションにより、試作前に、反 り低減策の検討を行うなど、開発効率の向上に大きく 寄与している.

### 2. 評価用基板とその構成材料の物性値

**2-1** 評価基板の構成 本研究のために、半導体 パッケージに用いられている2層貫通基板と4層ビル ドアップ基板の、2種類の基板を設計した。図1(a) にそれらの基板の断面構造を示す. 基板厚さの違いが Flip Chip パッケージの反り挙動へ及ぼす影響を除く ため、両基板ともに厚さを0.4 mm に設計した。その ため、配線層が多い4層ビルドアップ基板では、ビル ドアップ層に用いられる絶縁材料(以下, ビルドアッ プ材と呼ぶ)に厚さ 0.06 mm の材料を、コア層に用い られる絶縁材料(以下、コア材と呼ぶ)に厚さ0.15 mmの材料を用いることで、2層貫通基板と厚さを同 じにした。今回使用したコア材と、ビルドアップ材は、 温度変化による膨張や収縮量を抑制するために、 ガラ ス繊維が織り込まれている。コア材、ビルドアップ材 は、それぞれ0.3 mm、0.15 mm、0.06 mm と厚さが 異なるため、使用されているガラス繊維は、量や太さ が異なる材料が用いられている。その他の基板構成材 料である、レジスト材、銅箔は、両基板ともに同じ材 料を用いた。

図1(b)に基板の配線図を示す。基板のチップ実装 面(Wiring layer ①)と、はんだ実装面(Wiring layer ④)は、加熱時の銅配線の熱膨張・収縮量を同一にす るため、2層貫通基板と4層ビルドアップ基板で同じ 配線パターンにした。チップ実装面は、4辺と平行に ワイヤボンドパッドを配置し、製品基板を模擬してい



Fig. 1 Structure of the PCB used in the present study

- 2 -

る. ワイヤホンドパット部は, レジスト材の塗布が無 く, 配線パターンを露出した設計にしている. 4 層ビ ルドアップ基板については, 2 層, 3 層部は, 基板中心 部に集中する貫通ビア配線以外は, 全面積を銅箔で覆 うベタ配線(黒色)を行い, 円形部分(白色)は配線がな い. 実際の製品基板の内層では, 電源・グランド用に, ほとんどがベタ配線で設計されているため, 2, 3 層で の面積あたりの配線率は, 98%ほどある. 今回の評価 基板においても, 円形の銅配線の無いエリアを設計し, 実際の製品基板の配線率と同じにした. 銅配線の設計 は, 両基板共に幅 0.1 mm, 厚さ 0.02 mm で行った.

2・2 構成材料の物性値 基板構成材料の物性値 は、実際の材料について測定した。今回の試験に用い たコア材、ビルドアップ材は、基板製造メーカより提 供を受け、銅箔をエッチング処理にて除去している。 コア材とビルドアップ材は、ガラス繊維の影響で、面 内方向(X,Y方向)と面外方向(Z方向)で線膨張係 数(以下,CTEと呼ぶ)が異なる。また、製造プロセス の影響で、X,Y方向についても異方性が生じるの で、図1(b)に示すように評価基板に対して方向を定 義し、室温~250°Cの範囲で、X,Y方向のCTEと貯 蔵弾性率の温度依存のデータを測定した。

貯蔵弾性率の測定には、動的熱機械測定装置 DMA (Dynamic Mechanical Analyzer)を用い、CTEの測 定には、熱機械測定装置 TMA (Thermo-Mechanical Analyzer)を用い、いずれも引張荷重下で測定を行っ た。TMA による測定は、昇降温速度  $10.0^{\circ}$ C/min,引 張荷重 0.049 N で行い、DMA による測定条件は、昇 温速度  $2.0^{\circ}$ C/min の引張荷重 0.049 N、加振周波数 10 Hz で行った。測定は製造工程で発生している残留 応力を解放させるため、室温~250°Cの温度サイクル での測定を 2 回行い、2 回目の値を用いた<sup>(3)</sup>.

図 2(a) に 0.3 mm 厚のコア材の CTE と貯蔵弾性 率,図 2(b) に 0.15 mm 厚のコア材の CTE と貯蔵弾 性率の測定結果を示す。厚さが異なるコア材の CTE と貯蔵弾性率については、X、Y 方向の異方性は小さ いことがわかる。図 2(c) に 0.06 mm のビルドアッ プ材の CTE と貯蔵弾性率を示す。CTE には大きな 異方性が認められるが貯蔵弾性率については、異方性 は小さいことがわかる。図 2(a) ~図 2(c) に共通の 傾向として認められるのは、ガラス繊維の影響で、 170°C近傍の樹脂の  $T_g$ (ガラス転移点)より高温側で、 樹脂の軟化により CTE が低下していることである。 また、0.3 mm 厚のコア材、0.15 mm のコア材、0.06 mm のビルドアップ材の順に貯蔵弾性率が高くなっ ている。これは、コア材に用いられているガラスクロ



Fig. 2 Material properties of components in the PCB

ス繊維材の,太さや量が,コア材の厚さごとに異なる ためと考えられる。図2(d)にはレジスト材の物性値 を示すが,これは材料メーカから提供を受けたデータ である。

#### 2.3 評価基板の見かけの CTE の解析方法

2・3・1 基板の銅配線のモデル化 数値解析には, MSC Software 社の汎用解析ソフトウェア MARC 2005を使用した.銅配線をメッシュ分割する アルゴリズムを,図3(a)に示す.まず,基板を有限 個の格子エリアに分割する.そのときに各格子エリア における物性の体積率で,要素の物性を決定する.図 3(b)に,実際の0.1mmの銅配線をモデル化するた めのメッシュ分割の例を示す.メッシュサイズを0.1 mm,0.05 mm,0.025 mm と小さくしていくにつれ て、実際の配線パターンに近づいていくことがわか る.このようにして、全ての層をメッシュ分割し、4 節点厚肉四辺形シェル要素に自動的に変換するモデリ ングプログラムを作成して使用した。

解析では、4節点厚肉四辺形シェル要素に、各層の 厚さと物性値を設定した。2層貫通基板の場合につい



(c) Cross-section of 2-layered substrate

Resist and Air layer(5)(0.02mm)

Resist

Fig. 3 2D FEM model

て、その設定方法を図3(c)に示す。今回の解析では、 まずは貫通ビアを考慮しない解析を試みたため、 Layer ③層のコア材のメッシュ分割数は、上下層の銅 配線とレジストパターンの分割から決まる。メッシュ 分割後は,各多層シェル要素の各層に,図3(c)に示 すように基板構成材料の物性値と各層の厚さを設定し た。なお、今回用いたシェル要素では、全ての要素に 物性値を設定する必要があるため、図3(c)の空気層 の部分の要素には、曲げ剛性に寄与しない低剛性の物 性値を設定した.図3(c)のelement①の層構成は、 チップ実装面から順に、レジスト-レジスト-コア材-配線-レジストであるが、ワイヤボンドパッド部と半 田実装面がある element ④では, 空気-配線-コア材-配線-空気となる。図3(c)は、2層貫通基板の例なの で、コア材層の上下に2層の配線層と表層のレジスト 層がある5層構造であるが、4層ビルドアップ基板は、 更に2層の配線層とビルドアップ層が追加される構造 のため、合計4層が加わり9層構造となる。更に、こ のモデリングプログラムには、全 Layer の構成材料 が、隣り合う要素で連続して同じ場合、メッシュサイ ズを自動的に大きくするロジックが組み込まれてお り、メッシュ分割数を削減する機能も有する。

このモデリングプログラムを用いた配線のモデル化 は、メッシュサイズを0.025 mm 程度まで細かく設定 することが望ましいが、計算時間も考慮する必要があ るため、適切なメッシュサイズを決定する必要があ る.

2・3・2 適切なメッシュサイズの決定 図3(b) に示すように、メッシュサイズの異なる3種類のモデ ルを用いて、メッシュサイズが熱変形に与える感度を 検証した。コア材に銅箔やビルドアップ材を積層プレ スする工程温度(175°C)から常温の25°Cまで低下させ た場合の基板の反り量を算出し、メッシュサイズ依存 性を検証した。解析に用いた物性値は、図2(a)~ (d)の値を使用し、貯蔵弾性率については、各材料共 に異方性が小さいため、X、Y方向の平均値を用いて 等方性と仮定した。また、銅箔の物性値を表1に示 す.

図 4(a)に計算で求めた基板のチップ実装面を上に した 25°Cにおける熱変形挙動を示す。図 4(b)には, 図 4(a)に示す基板の中心を通る X 方向に沿う Z 方 向の基板の反り量の結果を示す。最小メッシュサイズ

#### Table 1 Material properties of Cu wiring

	$CTE (\times 10^{-6}/C)$	Young's	modulus (GPa)	Poisson's Ra	<u>itio</u>
Cu wiring	16.5		110	0.	374

- 4 -

<sup>130</sup> 



(a) Warpage contour of 2D simulation



(b) Plot along center line at substrate



が 0.1 mm から, 0.05 m, 0.025 mm と小さくなるに したがって,反り量が大きくなることがわかる.メッ シュサイズの効果を検証するため,メッシュサイズ 0.2 mm の結果もプロットしている.メッシュサイズ が 0.1 mm と 0.2 mm の場合は,幅 0.1 mm の配線の 形状を精度よくモデル化できず,反り量が小さく感度 が低いことがわかる.これに対して,最小メッシュサ イズが 0.025 mm と 0.05 mm で反り量の差が非常に 小さい.0.05 mm モデルでは,節点数 88 594,要素数 79 807 で,0.025 mm モデルでは節点数 210 410,要素 数 169 456 のため,計算コストを考慮し,メッシュサ イズ 0.05 mm の解析モデルを用いて,基板の熱変 形挙動の評価を行った.

# **2・4** 評価基板の見かけの CTE の解析結果および 考察

2・4・1 弾性解析 まず,弾性解析による評価基 板の見かけの CTE(熱変形挙動)の解析方法について 述べる.前述のように,コア材に銅箔やビルドアップ 材を積層プレスする工程温度は175℃であるため,こ の温度を応力フリーとし,25℃まで降温させ,その後 CTE 測定温度域の250℃まで昇温させた.温度変化 における X 方向,Y 方向への基板の温度増分に対す る熱変形量から見かけの CTE を算出し,その結果と, 評価基板での実測による CTE とを比較し,シミュレ ーションの精度を確認した.計算に用いた物性値は,



131

(b) 4-layered substrate



前述の値を用いた。

図 5(a)に、TMA を用いて実測した 2 層貫通基板 の CTE の結果と計算で求めた結果を示す。図 5(b) には、4 層ビルドアップ基板の結果を示す。図 2(a) ~(c)に示したように、コア材・ビルドアップ材の CTE では、それぞれ X、Y 方向に異方性が認められ たにもかかわらず、基板での測定結果では両基板とも、 ほぼ等方性を示した。図 5(a)、図 5(b)のデータか ら、配線層が増えるに従って基板の CTE が銅箔の CTE の 16.5(×10<sup>-6</sup>/°C)に近づいていることもわか る.

今回のシミュレーション結果から、2 層貫通基板に 関しては、若干の異方性が残っているが、4 層ビルド アップ基板に関しては、ビルドアップ材に大きな異方 性があったにもかかわらず、ほとんどが等方性の挙動 になっており、このことは実験の傾向と良く一致して いる。しかし、シミュレーション結果は、両基板とも 実測データより高い CTE を与えており、その改善の ために、さらに粘弾性解析を行って評価することにし た.

**2・4・2** 粘弾性解析 本研究では、下式に示す一般化 Maxwell モデル<sup>(6)~(9)</sup> を用いた粘弾性解析を行った。

 $G'(t) = G_{\infty} + \sum G_i \exp(-t/\tau_i) \cdots (1)$ 

ここで、G'は緩和弾性率、 $\eta$ は粘性係数、 $t(=\eta/G)$ は緩和時間、 $G_{\infty}$ は $t=\infty$ 時の緩和弾性率である。本研究では、式(1)をプローニー級数表示した次式を用いて緩和弾性率を表現した。

$$G'(\omega) = G_{\infty} + \sum_{i=1}^{n} G_i \frac{(\omega \tau_i)^2}{1 + (\omega \tau_i)^2} \dots (2)$$

粘弾性解析を行うためには、周波数分散の緩和弾性 率を測定する必要がある。実際に試験環境を一定にし て、非常に低い周波数や非常に高い周波数での動的粘 弾性試験を行うのは困難である。そこで本研究では、 一定範囲の周波数での温度分散の貯蔵弾性率を測定 し、時間-温度換算則が成り立つものとして、データを 平行移動することでマスターカーブを得た。また、こ の際のシフト量を次式の W. L. F. (Williams-Landel-Feery)式を用いてフィッティングした。

$$\log a_{T} = -\frac{C_{1}(T - T_{r})}{C_{2} + (T - T_{r})} \dots (3)$$
$$T_{r} = T_{g} \dots (4)$$

ここで、 $\log a_T$  は移動因子、 $T_r$  は基準温度、 $T_g$  は ガラス転移点、 $C_1$ 、 $C_2$  は定数である。一般的な高分子 材料では、 $C_1$ 、 $C_2$  は普遍定数であるが、複合材料の場 合は、普遍定数を用いた W. L. F. 式によるシフトファ クターに一致しない。



(c) Time-temperature shift factor

Fig. 6 Master curve of 0.3 mm thickness core material

図6に、0.3 mm 厚のコア材を例に粘弾性特性を示 す。W.L.F.式による近似結果を図6(c)に示す。同 じ方法により、他の基板構成材料についても、粘弾性 特性を測定した。図7に他の基板構成材料の横軸を時 間で表示したマスターカーブを示す。表2には、各材 料の測定結果より得られたW.L.F.式の係数と基準 温度を示す。粘弾性解析の計算に必要な $G_i \ge \tau_i$ は、 マスターカーブから MARC 2005 のフィティング機能 を用いて算出した。

次に計算条件を検討する。厳密には、基板の製造工 程を時系列で解析し、更に、CTE 測定条件である 10.0°C/min で昇降温させる過程を計算する必要があ る。しかし、基板の製造工程は、積層プレスに加え、 メッキやエッチング処理を繰り返すため、全ての工程 条件を時系列に解析することは非常に難しい。昇降温 の繰り返しが、粘弾性結果へどのように影響するのか、 今後も研究する必要があるが、本研究では、一度のみ 積層プレス過程で粘弾性の効果があったと仮定して解 析を試みた。図7のマスターカーブより、全ての材料 は,500 sec 後には,緩和弾性率が,ほぼ緩和状態に達 していることがわかるため、製造工程の積層プレス温 度の175℃を応力フリーとし、500 sec で、常温(25℃) まで隆下させた。次に 10.0°C/min で 250°Cまで昇温 (昇温時間1350 sec)させ、見かけのCTEを算出し た。また、昇温時間と緩和弾性率の緩和状態の関係を 評価するため,昇温時間を,500 sec,700 sec,1350

	20000							
	1 9000							
	18000							
ē	16000	0.3mm thickness core						
5	14000							
	1 2000							
1000 800 600 400 200	10000	U, I Smm thickness core						
	8000							
	6000	Buildup						
	4000	an announce of manner water and a state of the state of t						
	4000	Resist						
	2000	***************************************						
	0							
	10	$10^{-3}$ $10^{-2}$ $10^{-1}$ $10^{0}$ $10^{11}$ $10^{12}$ $10^{13}$ $10^{10}$						
		Time Log(sec)						

Table 2 Coefficients of shift factor

19.9

<u>17. 2</u>

7.2

18.3

0.3 mm thickness core

0.15mm thickness core

<u>Buildup</u>

Resist

Fig. 7 Visocoelastic properties of materials used in the present study

- 6 -

Tr (°C)

180

180

180

105

172.1

147.2

49.1

140.7



(a) 2-layered substrate





sec の3ケースで計算を試みた.しかし,3ケースと もに,ほぼ同じ結果となり,今回の基板構成材料の緩 和弾性率を用いた計算では,500 sec 以上は不要なこ とがわかった.

次に,粘弾性解析により10℃刻みで算出した見かけ のCTEを,図5に示した弾性解析の結果とともに図 8に示す.粘弾性を考慮すると2層貫通基板・4層ビ ルドアップ基板ともに,より実測データに近くなって いることがわかる.4層ビルドアップ基板においては, ガラス転移点以上でのCTEの低下も弾性解析より再 現できており,実測データと精度良く合っている.2 層貫通基板については,全体的に粘弾性解析結果の方 が弾性解析結果よりも実測値に近かった.

しかし, ガラス転移点より高温側では, 粘弾性解析 で得られた見かけの CTE は, 実測値よりも小さくな っている. この原因については今のところ不明であ り, 今後さらに研究を進めていく必要がある.

### 3. パッケージの反り解析

前章で算出したプリント配線板の見かけの CTE を 用いて, パッケージの反り解析を行い, 実測結果と比 較した.

**3・1 評価サンプルの構成** 図9に, パッケージ の反り評価に用いた, 模擬 Flip Chip パッケージの概 要を示す. 2 層貫通基板と4 層ビルドアップ基板に, 1 辺が 6.0 mm の正方形のシリコンチップをエポキシ



Fig. 9 Test flip chip used for warpage measurement



Fig. 10 3D FEM model



Fig. 11 Material properties of substrate

樹脂で接着し、150°Cの恒温槽でエポキシ樹脂を完全 に硬化させ基板に実装した。サンプルは、それぞれ3 個作成した。

3・2 シミュレーションモデルおよび材料物性値 図 10 に解析に用いた有限要素モデルを示すとおり, 1/4 対称モデルで解析を行った。図 11 に評価基板の 貯蔵弾性率と緩和弾性率を示す。DMA 装置で測定す るため,2 層貫通基板と4 層ビルドアップ基板を,測 定サイズに切り出して測定を行った。表3 にシリコン チップ,図 12 にエポキシ樹脂の温度依存の物性値を 示す。シミュレーションモデルの基板は、単一物性で



Fig. 12 Material properties of epoxy for adhesive

設定されており, CTE については, 前章で算出された *X*, *Y* 方向の CTE を用いている.

3・3 解析結果および考察 パッケージの反りの 測定には、モアレ干渉縞反り測定装置を用いた。 常温 ~250°Cまで 400 sec で昇温する測定を 2 回繰り返し, サンプル作成時の残留応力が解放された2回目の反り 結果を評価に用いた。図13(a)に、2層貫通基板を用 いたパッケージの反り結果を示す。はんだ実装部の基 板面で、コーナーを対角線に結ぶ2方向で反りを測定 し、平均値を読み取って求めた。4層ビルドアップ基 板の反り量も同じ方法で求めた。次に基板単体の反り の影響を、パッケージの反り評価に考慮する必要があ るため、同一ロットの基板を用いて各温度での反りを 測定した。2層貫通基板、4層ビルドアップ基板共に3 個の基板を測定したが、サンプル間で値にバラツキは あるものの、150°Cで約10~15 μm ほどの反り量であ った. しかし、図 13(a)の 150°Cのパッケージの反り は、非常に小さく、反り量・向きの判別がつかないほ どのため、基板単体での反りの影響は検出できないと 判断し、150°Cの反り量を0mmとした。反りの向き は、25°Cの反りの向きを負、逆を正と定義した。

シリコンチップを実装した 150°Cを応力フリーとし, 粘弾性解析では,パッケージの反り測定の昇温時間に 合わせるために 300 sec で 25°Cまで降温し,その後, 400 sec で 250°Cまで昇温する測定と同条件で計算を 行った。パッケージ反り量の温度変化を図 13(b)に 示す。この図では実測結果,弾性解析結果および粘弾 性解析結果が示されている。4層ビルドアップ基板の 方が,2層貫通基板より見かけの CTE が大きいため, 常温付近での反りが大きくなっていることがわかる。 シミュレーション結果も,ほぼ同等の傾向が出ており,



(b) Temperature change of package warpage obtaine from experiments, elastic analyse and viscoelastic analysis

Fig. 13 Comparison of package warpage between experimental measurements and calculated results

2章で算出した基板の CTE を用いて, パッケージの 反りを予測することができることがわかった。粘弾性 解析の結果については, 高温域で見かけの CTE と実 測値の差が大きかったため, パッケージの反りでも同 様の結果が出ており, 今後, 原因の究明が必要である.

#### 4.格 言

本研究では, 基板構成材料と配線 CAD データから,

- 8 -

<sup>134</sup> 

の知見を得ることができた。 (1) 構成材料特性と配線を詳細にモデル化するこ とで, 基板の見かけの CTE を精度良く求めることが できた。

(2) 基板の見かけの CTE を精度良く求めるため には,材料の粘弾性特性を考慮した解析が必要であ る.

(3) 算出した見かけの CTE を用いて, シリコン と基板とからなる Flip Chip パッケージの反りを, 精 度よく求めることができた.

今回開発した技術は,製品開発の初期段階である基 板設計の配線 CAD データを元に,パッケージの反り までをシミュレーションできるため,試作後の反り問 題の発生を事前に予測できる。そのため,試作回数の 削減に繋がる非常に有効な手法であり,現状の製品開 発における運用でも,大きな成果をあげている。今後 は,6層ビルドアップ基板に用いられる基板構成材料 の物性値なども測定し,適応範囲を広げていく.

最後に,本研究に用いた CAD データからの変換ソフトの開発と,技術サポートをいただいた,ソニー(株)もの作り技術センターに謝意を表します.

## 文 献

(1) Grenestedt, J. L. and Hutapea, P., Influence of electric artwork on thermomechanical properties and warpage

of printed circuit boards, *Journal of Applied Physics*, Vol. 94, No. 1 (2003), pp. 686-696.

- (2) Hutapea, P. and Grenestedt, J. L., Reducing Warpage of Printed Circuit Boards by Using Wavy Traces, *Journal of Electronic Packaging*, Vol. 126 (2004), pp. 282-287.
- (3) Nagatake, M., Itoh, N., Sakai, H., Meguro, M., Mizutani, D. and Kurashina, M., Structural Analysis in Bending Distance of PWB, *Mate 2005, 11th Symposium* on Micro Joining and Assembly Technology in Electronics, (2005-February), pp. 333-338.
- (4) Itoh, N., Kubota, T., Sakairi, M., Nagatake, M., Mizutani, D. and Kurashima, M., Study on PWB Warpage Analysis, *Mate2006*, 12th Symposium on Micro Joining and Assembly Technology in Electronics, (2006-February), pp. 461-466.
- (5) Hutapea, P., Grenestedt, J. L., Modi, M., Mello, M. and Frutschy, K., Prediction of microelectronic substrate warpage using homogenized finite element models, *Microelectric Engineering*, Vol. 83 (2006), pp. 557-569.
- (6) Yokohori, T. and Narisawa, I., Material Strength of Polymer (in Japanese), (1982), Ohmsha, Ltd.
- (7) Miyake, K., Thermo-Viscoelastic Analysis for Warpage of Ball Grid Array Packages Taking into Consideration of Chemical Shrinkage of Molding Compound, *Journal of Japan Institute of Electronics Packaging*, Vol. 7, No. 1 (2004), pp. 54-61.
- (8) Hirata, I. and Hashiguchi, Y., Study of LSI-Package Warp Deformation Using FEM Visco-elastic Simulation, Mate2005, 11th Symposium on Micro Joining and Assembly Technology in Electronics, (2005-February), pp. 329-332.
- (9) Nakamura, S., Kushizaki, Y., Goto, M., Ohashi, K. and Kido, M., Optimum Layer Construction with Thermo-Viscoelastic Analysis Influences Thermal Residual Stress and Warp Deformation in Electronic Devices, *Journal of Japan Institute of Electronics Packaging*, Vol. 6, No. 1 (2003), pp. 80–87.